[发明专利]半导体结构及其制造方法有效
| 申请号： | 201210305283.1 | 申请日： | 2012-08-24 |
| 公开（公告）号： | CN103633122A | 公开（公告）日： | 2014-03-12 |
| 发明（设计）人： | 陈建志;林正基;连士进;吴锡垣 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L21/335 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
技术领域
本发明是有关于半导体结构及其制造方法，特别是有关于具有隔离区的半导体结构及其制造方法。
背景技术
在近几十年间，半导体业界持续缩小半导体结构的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。
缩小装置面积通常会严重牺牲半导体结构的电性效能。为了维持半导体结构的电性效能，特别在半导体结构为高压装置的情况下，必须使用大的装置面积，然而，这会阻碍半导体结构微缩化的发展。
发明内容
本发明是有关于一种半导体结构及其制造方法，该半导体结构具有增进的效能。
本发明提供了一种半导体结构，该半导体结构包括衬底、装置区、第一掺杂区与栅结构；第一掺杂区形成在邻近装置区的衬底中；栅结构位于第一掺杂区上；第一掺杂区与栅结构是互相重叠的。
本发明提供了一种半导体结构，该半导体结构包括衬底、装置区、第一掺杂区与栅结构；第一掺杂区形成在衬底中并邻近装置区；栅结构位于第一掺杂区上；第一掺杂区与栅结构其中至少之一具有对称的形状。
本发明还提供了一种半导体结构的制造方法，该方法包括以下步骤：形成第一掺杂区于邻近装置区的衬底中；形成栅结构于第一掺杂区上；第一掺杂区与栅结构是互相重叠的。
下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示根据一实施例的半导体结构的上视图。
图2绘示根据一实施例的半导体结构的剖面图。
图3绘示根据一实施例的半导体结构的剖面图。
图4绘示根据一实施例的半导体结构的剖面图。
图5绘示根据一实施例的半导体结构的剖面图。
图6A至图6D绘示根据一实施例的半导体结构的制造方法。
图7A至图7C绘示根据一实施例的半导体结构的制造方法。
图8A至图8D绘示根据一实施例的半导体结构的制造方法。
图9A至图9C绘示根据一实施例的半导体结构的制造方法。
图10绘示根据一实施例的半导体结构的剖面图。
图11绘示根据一实施例的半导体结构的剖面图。
图12绘示根据一实施例的半导体结构的剖面图。
图13绘示根据一实施例的半导体结构的剖面图。
图14绘示根据一实施例的半导体结构的剖面图。
图15绘示根据一实施例的半导体结构的剖面图。
图16绘示根据一实施例的半导体结构的剖面图。
图17绘示根据一实施例的半导体结构的剖面图。
图18绘示根据一实施例的半导体结构的剖面图。
图19绘示根据一实施例的半导体结构的剖面图。
图20绘示根据一实施例的半导体结构的剖面图。
图21绘示根据一实施例的半导体结构的剖面图。
图22绘示根据一实施例的半导体结构的剖面图。
图23绘示根据一实施例的半导体结构的剖面图。
图24绘示根据一实施例的半导体结构的剖面图。
【主要元件符号说明】
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210305283.1/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
