[发明专利]半导体装置及其制造方法

说明书

本申请享受以日本特许申请2011－206175号（申请日：2011年9月21日）为基础申请的优先权。本申请通过参照该基础申请来包括基础申请的所有内容。

技术领域

本说明书记载的实施方式涉及半导体装置及其制造方法。

背景技术

以往，在MOSFET等中，已知消除与元件耐压和ON电阻的折衷相关的问题的超级结（以下，SJ）构造。SJ构造具有在与基板平行的方向上交替配置了p型半导体层和n型半导体层的构造。

发明内容

本发明提供提高了耐压的半导体装置及其制造方法。

一个方式的半导体装置具有漏极电极、第1导电类型的漏极层、周期构造层、第1导电类型的第3半导体层、第1导电类型的漂移层、第2导电类型的基极层、第1导电类型的源极层、栅极电极以及源极电极。漏极层与漏极电极电连接。周期构造层设置于漏极层上，具有相对漏极层的表面在垂直方向上延伸并且在与漏极层的表面平行的第1方向上交替配置的第1导电类型的第1半导体层以及第2导电类型的第2半导体层。第3半导体层设置于漏极层上，与位于周期构造层的终端的第1半导体层邻接并且相对漏极层的表面在垂直方向上延伸。漂移层形成于第1半导体层上。基极层形成于第2半导体层上。源极层形成于基极层上。栅极电极隔着栅极绝缘层形成于基极层上。源极电极与源极层电连接。第1半导体层具有多个第1扩散层，该多个第1扩散层以固定的第1高度在垂直方向上排列。由第1半导体层夹着的第2半导体层具有多个第2扩散层，该多个第2扩散层以第1高度在垂直方向上排列。第3半导体层具有多个第3扩散层，该多个第3扩散层以第1高度在垂直方向上排列。一个第1半导体层中的多个第1扩散层在第1方向的宽度相互相同。一个第1半导体层中的多个第1扩散层内的杂质量随着从第1半导体层的下端向上端逐渐变大。一个第2半导体层中的多个第2扩散层在第1方向的宽度相互相同。一个第2半导体层中的多个第2扩散层内的杂质量相互相同、或者、以与多个第1扩散层内的杂质量的变化不同的方式随着从第2半导体层的下端向上端而变化。一个第3半导体层中的多个第3扩散层在第1方向的宽度比处于同一层的第1扩散层在第1方向的宽度以及第2扩散层在第1方向的宽度窄、并且随着从第3半导体层的下端向上端逐渐变窄。一个第3半导体层中的多个第3扩散层内的杂质量相互相同。

附图说明

图1是第1实施方式的半导体装置的俯视图。

图2是第1实施方式的半导体装置的剖面图。

图3是第1实施方式的周期构造层13B以及终端p型柱层13C的俯视图。

图4是第1实施方式的周期构造层13B以及终端p型柱层13C的放大剖面图，是示出其杂质量（ions）以及剂量（ions/cm²）的图。

图5是示出第1实施方式的周期构造层13B以及终端p型柱层13C的电场的图。

图6是示出第1实施方式的制造工序的剖面图。

图7是示出第1实施方式的制造工序的剖面图。

图8是示出第1实施方式的制造工序中的p型扩散层41（1、1）~（1、3）、42（1）以及n型扩散层43（1、1）~（1、3）的图案的另一例子的俯视图。

图9是第2实施方式的周期构造层13B以及终端n型柱层13D的放大剖面图，是示出其杂质量（ions）以及剂量（ions/cm²）的图。

（符号说明）

100：元件部；200：终端部；11：漏极电极；12：n+型漏极层；13：半导体层；14：n型漂移层；15：p型基极层；16：n型源极层；17：栅极电极；18：栅极绝缘层；19：源极电极；13A：高电阻半导体层；13B：周期构造层；13C：终端p型柱层；13D：终端n型柱层；131、131’：p型柱层；132、132’：n型柱层；21：p型保护环层；22：p+型接触层；23：场终止层；24：绝缘层；25：场板电极；26：场终止电极。

具体实施方式

以下，参照附图，说明实施方式的半导体装置。

[第1实施方式]

参照图1以及图2，说明第1实施方式的半导体装置。图1是第1实施方式的半导体装置的俯视图，图2是图1的A－A’剖面图。如图1所示，第1实施方式的半导体装置具有作为MOSFET发挥功能的元件部100、以及与该元件部100邻接并且包围元件部100的终端部200。

首先，说明元件部100。如图2所示，元件部100具有漏极电极11、n+型漏极层12以及半导体层13。