[发明专利]PMOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种PMOS晶体管及其制作方法。

背景技术

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGe Technology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源区及漏区的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。

图1是一种采用了嵌入式硅锗技术的PMOS晶体管的剖视图，如图1所示，PMOS晶体管包括依次形成在衬底10上的栅极绝缘层11及栅极12、形成在栅极绝缘层11及栅极12两侧的侧墙13、及分别形成在栅极绝缘层11及栅极12两侧的源极14、漏极15，其中，源极14及漏极15是由填充在sigma形凹槽16的硅锗材料构成。sigma形凹槽16，其形状与符号∑接近，具有凹槽尖端161，硅锗材料对沟道区域产生压应力正是通过对形成该凹槽尖端161的上表面1611、下表面1612产生压力实现的。为避免硅锗与硅之间大的晶格失配导致的凹槽16内硅锗材料生长较差的问题，一般在sigma形凹槽16内先形成一个锗含量较低的缓冲层，之后在缓冲层上再采用锗含量较高的硅锗材料填充。

然而，本发明人在研究嵌入式硅锗的PMOS晶体管时，发现上述方法形成的PMOS晶体管提高载流子迁移率的效果不佳。

发明内容

本发明实现的目的是提供一种新的PMOS晶体管及其制作方法，以提高其载流子迁移率。

为实现上述目的，本发明提供的PMOS晶体管的制作方法，包括：

提供单晶硅衬底，所述衬底中预定形成源区及漏区的区域形成有sigma形凹槽；

向所述sigma形凹槽内填充第一硅锗材料层，所述第一硅锗材料层未填满所述sigma形凹槽；

去除所述sigma形凹槽底部的部分厚度的第一硅锗材料层；

向所述sigma形凹槽内填充第二硅锗材料层至填满停止，所述第二硅锗材料层的锗的含量高于所述第一硅锗材料层的锗的含量。

可选地，去除所述sigma形凹槽底部的部分厚度的第一硅锗材料层是通过碱性溶液处理实现的。

可选地，所述碱性溶液为TMAH溶液或氨水。

可选地，所述处理的温度为20~100℃，处理时间为5~100s。

可选地，向所述sigma形凹槽内填充的第一硅锗材料层的锗的原子数所占百分比为5~30%。

可选地，向所述sigma形凹槽内填充第一硅锗材料层时，进行原位掺杂P型元素。

可选地，向所述sigma形凹槽内填充第一硅锗材料层时进行的P型元素原位掺杂中的掺杂元素为硼，掺杂剂量为0.1~5E20/cm³。

可选地，向所述sigma形凹槽内填充的第一硅锗材料层的厚度为2~5nm。

可选地，向所述sigma形凹槽内填充的第二硅锗材料层的锗的原子数所占百分比为20~60%

可选地，向所述sigma形凹槽内填充第二硅锗材料层时，进行原位掺杂P型元素。

可选地，向所述sigma形凹槽内填充第二硅锗材料层时进行的P型元素原位掺杂中的掺杂元素为硼，掺杂剂量为0.1~5E20/cm³。

可选地，向所述sigma形凹槽内填充的第二硅锗材料层的厚度为3~10nm。

可选地，向所述sigma形凹槽内填充第二硅锗材料层至填满停止后，还至少在所述第二硅锗材料层上形成第三硅锗材料层，所述第三硅锗材料层的锗的含量低于所述第二硅锗材料层的锗的含量。

可选地，形成的第三硅锗材料层的锗的原子数所占百分比小于30%

可选地，形成第三硅锗材料层时，进行原位掺杂P型元素。

可选地，形成第三硅锗材料层时进行的P型元素原位掺杂中的掺杂元素为硼，掺杂剂量为0.1~5E20/cm³。

可选地，形成的第三硅锗材料层的厚度小于5nm。