[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请基于2011年9月29日提交的在先日本专利申请2011－215726并享受其优先权，后者的全部内容以引用的方式并入于此。

技术领域

实施方式涉及半导体装置。

背景技术

纵型功率MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）例如用于电源管理电路或锂离子电池的安全电路，因此要求低导通电阻化、高耐压化、低电压驱动化以及开关损失的减轻化等。

纵型功率MOSFET除了在高电压施加状态下进行开关的功能以外，还具有如下功能：在被施加了过电压的情况下，引起雪崩击穿而流过电流，同时对电压进行钳位（clamp）。通过该功能，能够防止周围的元件的绝缘损坏。

将雪崩状态下流过的电流的大小或能量的大小称为雪崩耐量，为了增大雪崩耐量，预先较低地设计耐压是有效的。但是，如果较低地设计耐压，则产生导通电阻变高的问题。

发明内容

本发明的实施方式提供一种兼顾雪崩耐量的增大和导通电阻的降低的半导体装置。

总体而言，根据一个实施方式，一种半导体装置，具有场效应型晶体管、第1二极管和第2二极管，所述场效应型晶体管具有：半导体基板，包括第1导电型的第1半导体层；多个第2导电型的第2半导体层，从所述半导体基板的一方的表面侧向深度方向延伸，而且相互隔开间隔地设在所述半导体基板内；多个第2导电型的第3半导体层，设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接；第1导电型的第4半导体层，选择性地形成在所述第3半导体层的表面；控制电极，隔着绝缘膜设在所述第1半导体层、所述第3半导体层以及所述第4半导体层的表面侧；第1主电极，与所述第3半导体层及所述第4半导体层连接；第1导电型的第6半导体层，设在所述第1半导体层的另一方的表面；以及第2主电极，与所述第6半导体层电连接；所述第1二极管包括第2导电型的第5半导体层、所述第1半导体层、所述第2半导体层和所述第6半导体层而构成，该第2导电型的第5半导体层设为在所述半导体基板的一方的表面侧与一部分所述第2半导体层相接，该第1二极管与钳位电极连接，该钳位电极与所述第5半导体层连接；所述第2二极管包括与所述控制电极连接的第7半导体层而构成，以与所述第1二极管逆串联的方式与所述钳位电极连接。

根据本发明的实施方式，提供一种能够兼顾雪崩耐量的增大和导通电阻的降低的半导体装置。

附图说明

图1是表示第1实施方式的半导体装置1的要部截面图。

图2是表示第1实施方式的半导体装置1的等价电路图。

图3是表示在第1实施方式中使用肖特基势垒二极管的情况的半导体装置1的要部截面图。

图4是表示第2实施方式的半导体装置1的要部截面图。

图5是表示第3实施方式的半导体装置1的要部俯视图。

图6是表示图5的X‐A‐X’线的截面的要部截面图。

图7是表示第3实施方式的变形例的半导体装置1的要部截面图。

图8A是表示第4实施方式的半导体装置1的要部截面图。

图8B是表示图8A所示的部分的纵向（深度方向）的杂质浓度特性的图表。

图9A是表示第5实施方式的半导体装置1的要部截面图。

图9B是表示图9A所示的部分的横向的杂质浓度特性的图表。

图10A是表示第5实施方式的变形例的半导体装置1的要部截面图。

图10B是表示图10A所示的部分的横向的杂质浓度特性的图表。

图11是表示第6实施方式的半导体装置1的要部截面图。

图12是表示第6实施方式的变形例的半导体装置1的要部截面图。

具体实施方式

以下，参照附图说明本发明的实施方式。其中，在本实施方式中，将第1导电型作为n型且将第2导电型作为p型进行说明，但将第1导电型作为p型且将第2导电型作为n型也能够实施本发明。

（第1实施方式）

图1示出表示第1实施方式的半导体装置1的要部截面图，图2示出该半导体装置1的等价电路图。