[发明专利]逻辑时序单元及基于该时序单元的自动化设计平台

权利要求书

1.一种逻辑时序单元，其特征在于：逻辑时序单元（11）包括数据输入端口（1）、主锁存器输出端口（2）、从锁存器输出端口（3）和时钟输入端口（4）；所述的主锁存器由相串联的带有差分使能端口的倒相器一（12）、倒相器二（13）和带有差分使能端口的倒相器三（14）构成；所述的从锁存器由相串联的带有差分使能端口的倒相器四（15）、倒相器五（16）和带有差分使能端口的倒相器六（17）构成；所述的时钟产生电路由相串联的倒相器七（10）和倒相器八（7）构成；所述的倒相器二（13）的输出端连接有主锁存器输出缓冲器（9），倒相器五（16）的输出端连接有从锁存器输出缓冲器（8）。

2.根据权利要求1所述的一种逻辑时序单元，其特征在于：根据不同集成电路生产工艺特点，调整主锁存器输出缓冲器（9），从锁存器输出缓冲器（8），优化逻辑时序单元（11）的主锁存器输出端口（2）和从锁存器输出端口（3），得到时序单元内部延时和带负载能力。

3.根据权利要求1或2所述的一种逻辑时序单元，其特征在于：根据需要为逻辑时序单元（11）的主锁存器输出端口（2）和从锁存器输出端口（3）增加对应的反相逻辑输出端口，增强时序单元的输出逻辑功能和电子自动化设计平台优化空间，简化时序单元间逻辑链长度。

4.根据权利要求3所述的一种逻辑时序单元，其特征在于：根据实际逻辑需求，为逻辑时序单元（11）增加复位和置位端口，相应对由相串联的带有差分使能端口的倒相器一（12）、倒相器二（13）和带有差分使能端口的倒相器三（14）构成的主锁存器和对相串联的带有差分使能端口的倒相器一（12）、倒相器二（13）和带有差分使能端口的倒相器三（14）构成的从锁存器进行修改，分别增加复位和置位控制，加强系统对逻辑时序单元（11）的控制能力。

5.根据权利要求4所述的一种逻辑时序单元，其特征在于：根据实际逻辑需求，为逻辑时序单元（11）增加扫描链对带有差分使能端口的倒相器一（12）、带有差分使能端口的倒相器三（14）、带有差分使能端口的倒相器四（15）、带有差分使能端口的倒相器六（17）和时钟门控端口强系统可测试性，或满足系统低功耗设计需求。

6.根据权利要求1所述的基于该时序单元的自动化设计平台，其特征在于： 所述的该时序单元的自动化设计平台的程序流程为：

（1）开始；

（2）输入电路描述、时序约束和工艺库（S1）；

（3）基于逻辑时序单元（11）为时序单元且仅以从锁存器输出端口为输出翻译电路描述（S2）；

（4）以逻辑时序单元（11）的时钟输入端口为起始，数据输入端口为终点，计算各逻辑链长度（S3）；

（5）逻辑链优化（S4）；

（6）所有逻辑链长度满足时序约束（S5），是，则输出门级网表（S6），结束；否，则对所有不满足时序约束的逻辑链起始端时序单元输入端逻辑链进行优化，得到合适的时间裕度（S7）；

（7）基于逻辑时序单元（11）为时序单元仅以主锁存器输出端口为输出翻译时序不收敛的逻辑链（S8）；

（8）将时序不收敛的逻辑链分割或复制（S9）；

（9）将分割后的逻辑链间插入合适延时（S10）；

（10）计算分割后逻辑链长度（S11）；

（11）逻辑链长度满足时序约束（S12），是，则是，则输出门级网表（S14），结束；否，则修改电路描述、时序约束（S13）；返回步骤（2）。