[发明专利]一种载流子储存槽栅双极型晶体管

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及载流子储存槽栅双极型晶体管（Carrier Stored Trench Bipolar Transisitor，简称：CSTBT）。

背景技术

高压功率半导体器件是功率电子的重要组成部分，在诸如动力系统中的电机驱动，消费电子中变频等领域具有广泛的应用。在应用中，高压功率半导体器件需要具有低导通功耗，大导通电流，高电压阻断能力，栅驱动简单，低开关损耗等特性。绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称：IGBT）由于其在中高压电力电子领域中展现出优越的性能而得到广泛的应用。但是，IGBT作为一种双极型器件，其关键参数导通压降与关断损耗之间存在折中关系，如何优化这折中关系成为提高IGBT性能的关键。H.Takahashi等人在ISPSD`96 proceedings上首次提出了一种新的槽栅型IGBT结构—CSTBT结构。该结构通过在槽栅型IGBT的P型基区与N-漂移区之间添加一层浓度较高的N+载流子储存层（简称CS层，如图2所示），可以使导通态下的器件的漂移区载流子的浓度提高，进而在不影响关断特性的情况下降低器件的导通压降。CSTBT已由日本三菱公司商业化生产，并成为第五代IGBT器件的典型代表。但是，由于CS层的加入，槽栅边缘处的电势曲率半径将大幅度增加，这将导致该处的发生电场集中，器件在槽栅边缘容易产生提前击穿的问题。

发明内容

本发明针对常规载流子储存槽栅双极型晶体管存在的在栅极边缘处发生提前击穿的技术问题，提供一种具有电场调制型基区的载流子储存槽栅双极型晶体管（可称为FMP-CSTBT）。这种FMP-CSTBT在常规的CSTBT的CS层中插入数个掺杂浓度较高的P型条。在器件耐压的过程中，P型条部分耗尽，产生负的耗尽电荷，从而对槽栅边缘附近的电场进行调制，降低槽栅边缘处电势的曲率半径，使电场峰值向基区所在PN结转移，避免了器件的提前击穿，进而有效提高了器件的反向耐压能力及稳定性。同时，未完全耗尽的P型条也为少数载流子的输运提供了额外的抽取通道，进而加快少数载流子的抽取速度，缩短关断时间，减小关断损耗。同时，载流子储存层沿着新的电导调制型基区的轮廓将基区完全包裹，载流子储存效应依然存在，使FMP-CSTBT保持了CSTBT低导通压降的优势。

本发明的技术方案如下：

一种载流子储存槽栅双极型晶体管，如图1所示，包括集电极结构、漂移区结构、发射极结构和栅极结构；所述集电极结构包括P+集电区10和P+集电区10背面的金属化集电极11；所述漂移区结构包括位于P+集电区10正面的N-层1；所述栅极结构为沟槽栅结构，位于N-层1顶层两侧，由沟槽型多晶硅栅、沟槽型多晶硅栅表面的金属化栅极4和沟槽型多晶硅栅侧面及底面的栅氧化层3构成；所述发射极结构包括P型基区2、位于P型基区2顶部两侧的N+发射区5、位于P型基区2顶部中间的P+接触区、与N+发射区5和P+接触区表面接触的金属化发射极6，以及位于P型基区2和N-层1之间的N+载流子存储层7；所述栅极结构中的栅氧化层3侧面分别与N+发射区5、P型基区2和N+载流子存储层7接触，所述栅极结构中的栅氧化层3底面与N-层1接触；所述N+载流子存储层7中还具有若干个均匀分布的P+条8；所述P+条8的顶面与P型基区2接触、底面与N-层1接触,且其长度方向平行于整个器件的宽度方向。

本发明提供的载流子储存槽栅双极型晶体管，其特点是对图2所示的常规载流子储存槽栅双极型晶体管的P型基区结构进行改进，即在图2所示的常规CSTBT的P型基区2下添加数个与P型基区2接触的P+条8；P+条8均匀分布于N+载流子存储层7中且其长度方向平行于整个器件的宽度方向。这样，由均匀分布于N+载流子存储层7中的P+条8与原P型基区2一起构成了新的P型基区。P+条8由离子注入及高温推结工艺形成，其数目、掺杂浓度、长宽尺寸以及相邻两条P+条8之间的间距可根据对电场调制的要求进行优化取值。

本发明提供的载流子储存槽栅双极型晶体管，其漂移区结构可与现有各种半导体功率器件的阳极结构、各种现有载流子储存槽栅双极型晶体管的漂移区和栅极结构相结合，组合出具有本发明所述阴极结构的载流子储存槽栅双极型晶体管。

本发明提供的载流子储存槽栅双极型晶体管，其工作原理如下：