[发明专利]一种GaN外延或衬底的制作方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，具体涉及一种GaN外延或衬底的制作方法。

背景技术

GaN(氮化镓)属于宽禁带半导体材料，它具有优异的物理和化学性质，如禁带宽度大、击穿电场强度高、饱和电子漂移速度大、热导率高及抗辐照性能强、热导率和介电常数大，化学特性稳定等，特别适合制作高压、高温、高频、高功率、强辐照环境下使用的半导体器件。具体而言，GaN的禁带宽度比Si(硅)材料大，本征载流子浓度比Si低，由此决定了GaN基器件的极限工作温度比Si基器件高。从热稳定性方面考虑，Ⅲ-Ⅴ族化合物的键能比Si材料大，在高温下有更高的稳定性。但是，目前GaN单晶生长较为困难，难以获得高质量、大尺寸、低成本的GaN单晶。GaN难以在Si衬底上生长主要有两个方面，第一是晶格失配，二者的失配度大概是17%；二是热膨胀系数的差异也很大，导致GaN和Si之间的应力很大，GaN很容易龟裂。晶格适配通常是通过增加缓冲层来解决，而热膨胀系数到目前为止还没有很好的解决方法。

中国发明专利申请公布说明书（CN101514484,公开日：2009年8月26日）公开了用多孔的衬底生长GaN外延，可以有效的防止GaN的应力，防止GaN龟裂，但其方法很复杂。

发明内容

本发明要解决的技术问题是提供一种GaN外延或GaN衬底的制作方法，以防止GaN晶格缺陷或龟裂。

为解决上述技术问题，本发明提供一种GaN外延的制作方法，包括以下步骤：

1）在硅衬底上生长缓冲层；

2）光刻胶涂布和曝光，在缓冲层上形成定义图形；

3）以光刻胶为掩模，刻蚀缓冲层和硅衬底，使硅衬底内部形成多个孔洞；

4）去除光刻胶；

5）热氧化硅衬底的孔洞内表面，使其被氧化硅覆盖；

6）GaN外延生长。

步骤1）中，所述缓冲层为AlN,Al₂O₃,GaN,AlAs，GaAs中的至少一种。所述缓冲层可以采用MOCVD或ALD方法生长，所述缓冲层的厚度为10-200nm。

步骤2）中，所述在缓冲层上形成定义图形为多个圆形区域，各个圆形区域的半径为0.01-100微米，间距为0.1-100微米。

步骤3）中，所述孔洞的表面为圆形，半径为0.01-100微米，各孔洞的间距为0.1-100微米，孔洞的深度为0.1-10微米。优选的，所述孔洞的表面为圆形，半径为3微米，各孔洞的间距为5微米，孔洞的深度为5微米。

步骤5）中，所述热氧化的温度为500-1200℃，压力为0.01-760Torr；所述氧化硅的厚度为10-500nm。

步骤6）中，GaN只在缓冲层上生长，在硅衬底孔洞内表面因有氧化硅覆盖，不生长GaN。所述GaN外延生长可以采用MOCVD的方法，在700-1300℃下，以H₂为载气通入三甲基镓和NH₃，形成10nm-500μm厚度的GaN。

此外，本发明还提供一种GaN衬底的制作方法，包括上述的步骤1）-步骤6），且在步骤6）之后增加如下步骤：采用湿法刻蚀或背面减薄的方法去除硅衬底，以形成GaN衬底。

和现有技术相比，本发明具有以下有益效果：本发明通过在硅衬底内部的孔洞表面覆盖一层氧化硅，氮化镓外延生长时，不会在硅衬底内部的孔洞内生长氮化镓，而只在缓冲层上生长氮化镓。由于硅衬底内有大量孔洞，故可以释放GaN的应力（有效缓解GaN应力），从而减少或防止GaN晶格缺陷和龟裂。本发明方法的工艺步骤简单，制造成本低，可操作性强。

附图说明

图1是本发明方法的步骤1完成后的剖面示意图；

图2是本发明方法的步骤2完成后的剖面示意图；

图3是本发明方法的步骤3完成后的剖面示意图；

图4是本发明方法的步骤4完成后的剖面示意图；

图5是本发明方法的步骤5完成后的剖面示意图。

图6是本发明方法的步骤6完成后的剖面示意图。

图7为图2的俯视图。

图中附图标记说明如下：

10是硅衬底，11是缓冲层，12是光刻胶，13是孔洞，14是氮化硅，15是氮化镓，A是圆形区域。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

如图1-图6所示，本发明的一种GaN外延的制作方法，主要包括如下步骤：