[发明专利]半导体装置及其制造方法

说明书

关联申请的交叉引用

本申请享受将日本专利申请2011－259639号（申请日：2011年11月28日）及日本专利申请2012－78381号（申请日：2012年3月29日）作为基础申请的优先权。本申请通过参照该基础申请的方式包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置及其制造方法。

背景技术

在半导体装置等中，片上系统（System on a Chip：SoC）等、晶体管单元尺寸的微细化及多层布线化均有所进展。伴随微细化、多层布线化，耐久性等可靠度的确保正在变难。

发明内容

本发明要解决的问题是提供一种抑制泄露电流的半导体装置及其制造方法。

实施方式的半导体装置，具有：第1导电型的半导体基板；设于所述半导体基板的一个面侧的第2导电型的第1半导体层；设于所述第1半导体层的第1导电型的第2半导体层；具有以与所述第1半导体层相对的方式设置的第1开口部及以与所述第2半导体层相对的方式设置的第2开口部、并设于所述半导体基板的一个面的第1绝缘膜；设于所述第1绝缘膜上并在所述第1开口部和所述第2开口部之间具有至少一个以上第3开口部的第2绝缘膜；设于所述半导体基板的另一面的第1主电极；设于所述第1开口部的第2主电极；以及设于所述第2开口部和所述第3开口部的第3主电极。

实施方式的半导体装置，具有：第1导电型的半导体基板；设于所述半导体基板的一个面侧的第2导电型的第1半导体层；设于所述第1半导体层的第1导电型的第2半导体层；以与所述第1半导体层及所述第2半导体层相对的方式设置的第1绝缘膜；设于所述第1绝缘膜上的第2绝缘膜；设于所述半导体基板的另一面的第1主电极；贯通所述第1绝缘膜及所述第2绝缘膜并与所述第1半导体层相接的第2主电极；以及具有贯通所述第1绝缘膜及所述第2绝缘膜并与所述第2半导体层相接的部分、和贯通所述第2绝缘膜并与所述第1绝缘膜相接的部分的第3主电极。

实施方式的半导体装置的制造方法，具有以下工序：在第1导电型的半导体基板的一面侧设置第2导电型的第1半导体层的工序；在所述第1半导体层设置第1导电型的第2半导体层的工序；在所述1半导体层上设置第1绝缘膜的工序；将与所述第1半导体层相对的第1开口部及与所述第2半导体层相对的第2开口部设于所述第1绝缘膜的工序；在所述第1绝缘膜的上侧设置第2绝缘膜的工序；在所述第1开口部和所述第2开口部之间，对所述第2绝缘膜设置至少一个以上的第3开口部的工序；在所述半导体基板的另一面设置第1主电极的工序；在所述第1开口部设置第2主电极的工序；以及在所述第2开口部及所述第3开口部设置第3主电极的工序。

附图说明

图1是示出第1实施方式中的半导体装置1a的构造的俯视图。

图2是示出图1的A－A’线的剖面的纵剖视图。

图3是示出第1实施方式的变形例1中的半导体装置1b的构造的俯视图。

图4是示出图3的B－B’线的剖面的纵剖视图。

图5是示出图3的C－C’线的剖面的纵剖视图。

图6是示出第1实施方式的变形例2中的半导体装置1c的构造的俯视图。

图7是示出图6的D－D’线的剖面的纵剖视图。

图8是示出图6的E－E’线的剖面的纵剖视图。

图9是示出比较例1的半导体装置1d的构造的俯视图。

图10是示出图9的D－D’线的剖面的纵剖视图。

图11是示出比较例2的半导体装置1e的剖面的纵剖视图。

图12是示出比较例3的半导体装置1f的剖面的纵剖视图。

图13是示出仿真中的半导体装置1a的各尺寸的俯视图。

图14的（a）～（h）是按每个制造工序示出的半导体装置1a的纵剖视图。

图15是示出第2的实施方式中的半导体装置1g的剖面的纵剖视图。

图16是示出第3的实施方式中的半导体装置1h的剖面的纵剖视图。

图17是示出第3的实施方式中的半导体装置li的剖面的纵剖视图。

符号说明