[发明专利]于基底中形成图案的方法有效
申请号: | 201210320119.8 | 申请日: | 2012-09-03 |
公开(公告)号: | CN103681231A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 蒋汝平 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 赵根喜;冯志云 |
地址: | 中国台湾台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基底 形成 图案 方法 | ||
1.一种于基底中形成图案的方法,包括:
提供具有图案区域的基底;
在所述图案区域中,于所述基底上形成多个条状掩模层,在所述条状掩模层中,至少两个相邻的所述条状掩模层分别具有突出部,且所述突出部面向彼此;
于所述条状掩模层的侧壁上形成间隙壁,其中所述间隙壁的厚度大于两个所述突出部之间的距离的一半;
移除所述条状掩模层;
以所述间隙壁为掩模,进行蚀刻工艺,以于所述基底中形成沟渠;以及
于沟渠中填入材料。
2.如权利要求1所述的于基底中形成图案的方法,其中所述条状掩模层的材料包括光阻或碳。
3.如权利要求1所述的于基底中形成图案的方法,其中在所述蚀刻工艺中所述间隙壁的蚀刻速率小于所述基底的蚀刻速率。
4.如权利要求1所述的于基底中形成图案的方法,其中所述材料包括导体材料。
5.如权利要求4所述的于基底中形成图案的方法,其中所述基底包括介电基底。
6.如权利要求1所述的于基底中形成图案的方法,其中所述材料包括介电材料与形成于所述介电材料上的导体材料。
7.如权利要求6所述的于基底中形成图案的方法,其中所述基底包括硅基底。
8.如权利要求1所述的于基底中形成图案的方法,其中在形成所述间隙壁之后以及移除所述条状掩模层之前,还包括在所述图案区域外形成块状掩模层,其中所述块状掩模层邻近所述条状掩模层的末端且覆盖位于所述条状掩模层的末端处的部分所述间隙壁。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210320119.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:透析机
- 下一篇:用于机车组的功率控制系统和方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造