[发明专利]于基底中形成图案的方法

说明书

技术领域

本发明涉及一种半导体工艺，且特别涉及一种于基底中形成图案的方法。

背景技术

一般来说，于基底中形成图案的方法通常是先于基底上形成图案化掩模层。然后，以图案化掩模层为掩模，进行蚀刻工艺，以于基底中形成沟渠。之后，于沟渠中填入欲形成的图案的材料。

随着元件缩小化与集成化的趋势，线宽（line width）与间距（space）的尺寸随之缩小，因此欲以上述方法来形成具有所要的线宽与间距的图案是相当困难的。因此，目前发展出了二次图案化（double patterning）方法。

图1A至图1D为公知二次图案化方法的流程剖面图。首先，请参照图1A，于基底10上形成图案化光阻层12。图案化光阻层102具有线宽与间距比为1:3的图案。然后，请参照图1B，于图案化光阻层12的侧壁上形成间隙壁14。间隙壁14的厚度与图案化光阻层12的线宽相等。接着，请参照图1C，移除图案化光阻层12。然后，请参照图1D，以间隙壁14为掩模进行蚀刻工艺，以于基底10中形成沟渠16。之后，请参照图1E，于沟渠16中填入导体材料18。如此一来，即可于基底10中形成线宽与间距比为1:1的导体图案（俯视图如图2所示）。

在上述方法中，由于图案化光阻层12具有线宽与间距比为1:3的图案，因此即使元件尺寸继续缩小，仍可容易地形成图案化光阻层12，进而容易地形成线宽与间距比为1:1的导体图案。

在一些特殊的需求中，需要对上述的导体图案进行修改，例如使导体图案中的一条导体层断开（cutted）。举例来说，若需使图2中的一条导体层于方框20处断开，则在进行图1Ｃ所述的蚀刻工艺之前，必须在图1Ｂ中于对应方框20的位置形成掩模层22，以避免在蚀刻工艺之后于方框20处的基底10中形成沟渠16。如此一来，在沟渠16中填入导体材料18之后，即可形成具有断开图案（cut pattern）的导体图案。

然而，由于在制作掩模层22时必须多使用一道光罩，因而导致生产成本的提高。此外，对于持续缩小的线宽来说，制作掩模层22也是非常困难的。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种于基底中形成图案的方法，其可有效地降低生产成本以及减少工艺步骤。

本发明提出一种于基底中形成图案的方法，其是先提供具有图案区域的基底。然后，在图案区域中，于基底上形成多个条状掩模层。在这些条状掩模层中，至少两个相邻的条状掩模层分别具有突出部，且这两个突出部面向彼此。接着，于条状掩模层的侧壁上形成间隙壁，其中间隙壁的厚度大于两个突出部之间的距离的一半。而后，移除条状掩模层。继之，以间隙壁为掩模，进行蚀刻工艺，以于基底中形成沟渠。之后，于沟渠中填入材料。

依照本发明实施例所述的于基底中形成图案的方法，上述的条状掩模层的材料例如为光阻或碳。

依照本发明实施例所述的于基底中形成图案的方法，在蚀刻工艺中，上述的间隙壁的蚀刻速率小于基底的蚀刻速率。

依照本发明实施例所述的于基底中形成图案的方法，上述的材料例如为导体材料，且基底例如为介电基底。

依照本发明实施例所述的于基底中形成图案的方法，上述的材料例如为介电材料与形成于介电材料上的导体材料，且基底例如为硅基底。

依照本发明实施例所述的于基底中形成图案的方法，上述在形成间隙壁之后以及移除条状掩模层之前，还包括在图案区域外形成块状掩模层，其中块状掩模层邻近条状掩模层的末端且覆盖位于条状掩模层的末端处的部分间隙壁。

本发明的有益效果在于，基于上述，本发明先于基底上形成条状掩模层且至少两条相邻的条状掩模层分别具有突出部，然后于条状掩模层的侧壁上形成间隙壁且使间隙壁的厚度大于两个突出部之间的距离的一半，因此两个突出部之间的基底可被间隙壁覆盖而不会暴露出来。因此，在进行蚀刻工艺之后，两个突出部之间的基底中不会形成有沟渠。如此一来，后续于基底中所形成的图案在两个突出部之间的区域即可具有所需的断开部分，而不需使用额外的光罩来定义保护两个突出部之间的基底的掩模层。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1E为公知二次图案化方法的流程剖面图。

图2为图1E的俯视示意图。

图3A至图3D为依照本发明实施例所绘示的于基底中形成图案的方法的俯视示意图。

图4A至图4D为沿图3A至图3D中的I-I'剖线所绘示的剖面示意图。