[发明专利]静态随机存取存储装置及其位线电压控制电路

权利要求书

1.一种位线电压控制电路，用于一静态随机存取存储装置，包括：

一控制器，接收一存储库选择信号以及一时钟信号，依据该存储库选择信号以及该时钟信号来决定一上拉时间周期、一下拉时间周期以及一电压维持时间周期；

一电压上拉电路，耦接该控制器，该电压上拉电路在该上拉时间周期依据一第一参考电压上拉一位线电源；

一电压下拉电路，耦接该控制器，该电压下拉电路在该下拉时间周期依据一第二参考电压下拉该位线电源；以及

一电压维持器，耦接该控制器，该电压维持器在该电压维持时间周期使该位线电源维持等于一输出电压，

其中，该电压维持时间周期在该上拉时间周期以及该下拉时间周期之后。

2.根据权利要求1所述的位线电压控制电路，其中该输出电压介于该第一参考电压以及该第二参考电压间，且该第一参考电压大于该第二参考电压。

3.根据权利要求1所述的位线电压控制电路，其中该上拉时间周期发生在该下拉时间周期之前，或该上拉时间周期发生在该下拉时间周期之后。

4.根据权利要求1所述的位线电压控制电路，其中该电压上拉电路包括：

至少一上拉晶体管，该上拉晶体管具有第一端、第二端以及控制端，该上拉晶体管的第一端接收该第一参考电压，该上拉晶体管的控制端接收一第一控制信号，该上拉晶体管的第二端耦接至该位线电源，

其中，该控制信号应该上拉时间周期以产生该第一控制信号。

5.根据权利要求4所述的位线电压控制电路，其中该电压下拉电路包括：

至少一下拉晶体管，该下拉晶体管具有第一端、第二端以及控制端，该下拉晶体管的第二端接收该第二参考电压，该下拉晶体管的控制端接收一第二控制信号，该下拉晶体管的第一端耦接至该位线电源，

其中，该控制信号应该下拉时间周期以产生该第二控制信号。

6.根据权利要求5所述的位线电压控制电路，其中该电压维持器包括：

一第一晶体管，具有第一端、第二端以及控制端，该第一晶体管的第一端接收该第一参考电压，该第一晶体管的控制端耦接一第三控制信号，该第一晶体管的第二端耦接至该位线电源；以及

一第二晶体管，具有第一端、第二端以及控制端，该第二晶体管的第二端接收该第二参考电压，该第二晶体管的控制端耦接该第三控制信号，该第二晶体管的第一端耦接至该位线电源，

其中，该控制信号应该电压维持时间周期以产生该第三控制信号。

7.根据权利要求6所述的位线电压控制电路，其中该控制器包括：

一第一反向器，接收该时钟信号；

一与门，其第一输入端耦接该第一反向器的输出端，其第二输入端接收该存储库选择信号，其输出端产生该第二控制信号的一位；

一第二反向器，接收该时钟信号；

一或非门，其第一输入端耦接该与门的输出端，其第二输入端接收该时钟信号；

一第一延迟器，其输入端耦接该第二反向器的输出端，其输出端产生该第一控制信号；

一第二延迟器，其输入端耦接该或非门的输出端，其输出端产生该第二控制信号的另一位；以及

一第三延迟器，其输入端耦接该与门的输出端，其输出端产生该第三控制信号。

8.根据权利要求7所述的位线电压控制电路，其中该控制器还包括：

一第三反向器，耦接在该第三延迟器耦接该与门的路径间，其中该第三反向器的输入端耦接至该与门的输出端，该第三反向器的输出端耦接至该第三延迟器的输入端。

9.根据权利要求7所述的位线电压控制电路，其中该控制器还包括：

一第三反向器，其输入端耦接至该第三延迟器的输出端，

其中，该第三延迟器的输出端产生该第三控制信号的一位，该第三反向器的输出端产生该第三控制信号的另一位。