[发明专利]静态随机存取存储装置及其位线电压控制电路

说明书

技术领域

本发明是有关于一种静态随机存取存储装置，且特别是有关于一种具位线抑制驱动(bit-line under drive,BLUD)机制的静态随机存取存储装置。

背景技术

在已知的技术领域中，静态随机存取存储器(Static Random Access Memory,SRAM)(例如是6T结构的存储单元的静态随机存取存储器)通常具有一种所谓的读取干扰(read disturb)的问题。这个读取干扰的问题会严重影响到静态随机存取存储器的数据读取的稳定性。

随着半导体制程技术的进步，静态随机存取存储器中的电子元件的尺寸越做越小，且其所接收的工作电压也随之降低。已知的静态随机存取存储器的读取干扰的问题也随之成为一个重要的课题。已知技术领域中，有相关提出利用位线抑制驱动或是字线抑制驱动的方式来提高静态随机存取存储器读取稳定性的技术。然而，当发生制程漂移时，仍可以保有静态随机存取存储器具有足够的读取稳定性，还是本领域技术人员所要努力的一个课题。

发明内容

本发明提供一种位线电压控制电路，可降低因制程变异而造成位线电源的变异。

本发明提供一种静态随机存取存储装置，可降低因制程变异而造成位线电源的变异，并有效提升数据感测的速度。

本发明提出一种位线电压控制电路，适用于静态随机存取存储装置。位线电压控制电路包括控制器、电压上拉电路、电压下拉电路以及电压维持器。控制器接收存储库选择信号以及时钟信号，依据存储库选择信号以及时钟信号来决定上拉时间周期、下拉时间周期以及电压维持时间周期。电压上拉电路耦接控制器并在上拉时间周期依据第一参考电压上拉位线电源。电压下拉电路耦接控制器，并在下拉时间周期依据第二参考电压下拉位线电源。电压维持器耦接控制器，电压维持器在电压维持时间周期使位线电源维持等于输出电压。其中，电压维持时间周期在上拉时间周期以及下拉时间周期之后。

本发明还提出一种静态随机存取存储装置，包括存储单元阵列、位线多工器、感测电路以及位线电压控制电路。存储单元阵列具有多数的位线。位线多工器耦接存储单元阵列。位线多工器接收位线电源，并选择位线中的多个选中位线对。感测电路耦接位线多工器，针对各选中位线对的数据进行感测以产生读出数据。位线电压控制电路耦接该位线多工器，用以提供位线电源。位线电压控制电路包括控制器、电压上拉电路、电压下拉电路以及电压维持器。控制器接收存储库选择信号以及时钟信号，依据存储库选择信号以及时钟信号来决定上拉时间周期、下拉时间周期以及电压维持时间周期。电压上拉电路耦接控制器并在上拉时间周期依据第一参考电压上拉位线电源。电压下拉电路耦接控制器，并在下拉时间周期依据第二参考电压下拉位线电源。电压维持器耦接控制器，电压维持器在电压维持时间周期使位线电源维持等于输出电压。其中，电压维持时间周期在上拉时间周期以及下拉时间周期之后。

基于上述，本发明所提出的位线电压控制电路通过在上拉时间周期以及下拉时间周期中分别拉高以及拉低位线电源，接着在电压维持时间周期维持住位线电源的电压电平。如此一来，因为制程变异所产生的电子元件特性的漂移，所影响到的位线电源的电压的程度将可以有效地被降低。静态随机存取存储装置的稳定性可以有效地被提升。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示本发明实施例的静态随机存取存储装置100的示意图。

图2绘示本发明实施例的位线电压控制电路140的实施方式示意图。

图3A绘示本发明实施例的位线电压控制电路140的第一实施方式的电路图。

图3B绘示存储库选择信号PI以及时钟信号CLK的波形图。

图3C绘示本发明实施例的位线电压控制电路140的第二实施方式的电路图。

图3D绘示本发明实施例的位线电压控制电路140的第三实施方式的电路图。

图3E绘示本发明实施例的位线电压控制电路140的第四实施方式的电路图。

图3F绘示本发明实施例的位线电压控制电路140的第五实施方式的电路图。

图3G绘示本发明实施例的位线电压控制电路140的第六实施方式的电路图。

图4绘示本发明实施例的延迟器400的一实施方式的电路图。

图5A绘示本发明实施例的位线多工器120以及感测电路130的一实施方式。

图5B、图6A～图6F绘示本发明实施例的感测器510的多个实施方式。

[主要元件标号说明]