[发明专利]可修复的多层存储器芯片堆迭及其方法

权利要求书

1.一种可修复的多层存储器芯片堆迭，其特征在于该多层存储器芯片堆迭包括：

多个存储器芯片，这些存储器芯片耦接至地址总线与数据总线，每一存储器芯片各自包括：

控制单元，接收识别码而对应产生启动信号；

解码单元，耦接至该地址总线以接收存储器地址，以及产生解码地址与解码冗余地址；

存储器阵列模块，耦接至该解码单元以接收该解码地址，以及耦接至该控制单元以接收该启动信号，其中该存储器阵列模块依据该启动信号与该解码地址来决定是否允许该数据总线存取该存储器阵列模块中该存储器地址所对应的数据；以及

冗余修复单元，耦接该解码单元，其中该冗余修复单元包括至少一组冗余修复元件，每一组冗余修复元件各自包括一个有效栏位、一个芯片识别栏位、一个失效地址栏位以及一个冗余存储器；当在该冗余修复单元中的其中一组冗余修复元件的有效栏位的值为有效状态，且该冗余修复元件的芯片识别栏位的值吻合该识别码，以及该冗余修复元件的失效地址栏位的值吻合该存储器地址时，则在该冗余修复单元中该冗余修复元件的冗余存储器被耦接至数据总线。

2.如权利要求1所述可修复的多层存储器芯片堆迭，其特征在于该存储器阵列模块包括：

存储器阵列，耦接至该解码单元；

有效遮罩单元，耦接至该解码单元以接收该解码地址而对应产生有效遮罩信号；

逻辑电路，其第一输入端耦接至该控制单元以接收启动信号，该逻辑电路的第二输入端耦接至该有效遮罩单元以接收该有效遮罩信号，该逻辑电路的输出信号传送至该存储器阵列以控制该存储器阵列是否致能；以及

开关电路，耦接于该存储器阵列与该数据总线之间，其中当该逻辑电路的输出信号为致能时，该开关电路为导通，否则该开关电路为截止。

3.如权利要求1所述可修复的多层存储器芯片堆迭，其特征在于该冗余修复元件还包括：

冗余控制单元，接收所属冗余修复元件的有效栏位、芯片识别栏位与失效地址栏位的值，以及依据该值决定是否将该所属冗余修复元件的冗余存储器耦接至该数据总线。

4.如权利要求3所述可修复的多层存储器芯片堆迭，其特征在于该冗余控制单元包括：

第一比较器，其第一输入端接收该识别码，该第一比较器的第二输入端耦接至该芯片识别栏位；

第二比较器，其第一输入端接收该解码地址，该第二比较器的第二输入端耦接至该失效地址栏位；

与门，其第一输入端耦接至该第一比较器的输出端，该与门的第二输入端耦接至该第二比较器的输出端，该与门的第三输入端耦接至该有效栏位；以及

开关电路，其第一端与第二端分别耦接该冗余存储器与该数据总线，该开关电路的控制端耦接至该与门的输出端。

5.如权利要求1所述可修复的多层存储器芯片堆迭，其特征在于这些存储器芯片的该控制单元耦接至芯片选择总线以接收该识别码，这些控制单元各自内建互不相同的启动码，当该识别码相符于这些存储器芯片中第i芯片的该控制单元内建的启动码时，该第i芯片的该控制单元启动该第i芯片的该存储器阵列模块。

6.如权利要求1所述可修复的多层存储器芯片堆迭，其特征在于这些存储器芯片的数量为N，所述多层存储器芯片堆迭还包括：

N个识别码产生器，其第i识别码产生器配置于这些存储器芯片中的第i芯片中，i为1~N的整数，其中这些识别码产生器中第一识别码产生器接收第一种子码，并且依据该第一种子码而对应地产生第一识别码与第二种子码，其它第i识别码产生器电性连接至第i-1个识别码产生器以接收第i种子码，并且依据该第i种子码而对应地产生第i识别码与第i+1种子码，其中第一识别码至第N识别码互不相同；

其中这些存储器芯片中第i芯片的该控制单元耦接至所述第i识别码产生器以接收该第i识别码做为所述识别码，这些控制单元各自内建相同的启动码，当这些存储器芯片中第i芯片的该控制单元所接收的该第i识别码相符于该启动码时，该第i芯片的该控制单元启动该第i芯片的该存储器阵列模块。

7.如权利要求6所述可修复的多层存储器芯片堆迭，其特征在于这些识别码产生器是循环码产生器。

8.如权利要求1所述可修复的多层存储器芯片堆迭，其特征在于该失效地址栏位的值包含一列地址。

9.如权利要求1所述可修复的多层存储器芯片堆迭，其特征在于该失效地址栏位的值包含一行地址。