[发明专利]可修复的多层存储器芯片堆迭及其方法

说明书

技术领域

本公开涉及一种芯片堆迭，且特别涉及一种可修复的多层存储器芯片堆迭。

背景技术

三维芯片整合技术可用于缩短内连线(interconnection)的导线长度，提高系统运作效率。对于具有规律性架构的电子元件，例如存储器芯片，使用三维芯片整合技术，可依现有的芯片制作方式顺利达成弹性扩充存储器容量，而无须重新布局，另外制作新的光罩来符合新应用硬件的存储器需求。三维整合技术意指通过穿透硅通孔(Through Silicon Via，以下称TSV)内连线工艺将多个半导体芯片堆迭于同一个封装中。存储器芯片内部通常会被置放至少一个冗余(Redundant或Spare)存储器区块，以便修复存储器芯片。

发明内容

本公开提供一种可修复的多层存储器芯片堆迭，其中冗余修复单元可以被用来修复芯片堆迭中的任意存储器芯片。

本公开实施例提出一种可修复的多层存储器芯片堆迭。所述芯片堆迭包括多个存储器芯片。这些存储器芯片均耦接至地址总线与数据总线。每一个存储器芯片各自包括控制单元、解码单元、存储器阵列模块以及冗余修复单元。控制单元接收一识别码而对应产生启动信号(activation signal)。解码单元耦接至地址总线以接收存储器地址而产生解码地址(decoded address)。存储器阵列模块耦接至解码单元以接收该解码地址，以及耦接至该控制单元以接收该启动信号。其中，存储器阵列模块依据该启动信号来决定是否允许数据总线存取存储器阵列模块中该解码地址所对应的数据。冗余修复单元耦接解码单元，其中该冗余修复单元包括至少一组冗余修复元件(redundant repair element)，每一组冗余修复元件由一个有效栏位(valid field)、一个芯片识别栏位(chip ID field)、一个失效地址栏位(a faulty address field)以及一个冗余存储器组成。当在该冗余修复单元中的一组冗余修复元件的有效栏位的值为有效(或致能)，且该冗余修复元件的该芯片识别栏位的值吻合该识别码，以及该冗余修复元件的该失效地址栏位的值吻合该解码地址时，则该冗余修复元件的该冗余存储器被耦接至数据总线。

另本公开实施例提出一种多层存储器芯片堆迭的修复方法，包括：在一存储器芯片中配置一个冗余修复单元，其中所述冗余修复单元包括至少一组冗余修复元件，每一组冗余修复元件各自包含一有效栏位、一芯片识别栏位、一失效地址栏位以及一冗余存储器；解码一地址总线的一存储器地址，以产生一解码地址与一解码冗余地址；如果一识别码吻合，且解码地址的对应存储器元件为有效，则致能该存储器芯片的一存储器阵列模块的数据存取端口，使一数据总线可以经由该数据存取端口存取该存储器阵列模块；以及若在该冗余修复单元中的一组冗余修复元件的有效栏位的值为有效，且该识别码相符于该冗余修复元件的该芯片识别栏位的值，且该存储器地址相符于该冗余修复元件的该失效地址栏位的值，则致能该冗余修复元件的该冗余存储器，使该数据总线可以存取该冗余存储器。

另本公开实施例提出一种可修复的多层存储器芯片堆迭，包括多个存储器芯片。这些存储器芯片均耦接至地址总线与数据总线。每一个存储器芯片各自包括控制单元、解码单元、存储器阵列、至少一开关控制单元、冗余修复单元、有效遮罩(valid mask)单元以及多个多工器。控制单元接收识别码而对应产生启动信号。解码单元耦接至该地址总线以接收存储器地址，以及产生解码地址与解码冗余地址。存储器阵列耦接至该解码单元以接收该解码地址。依据该启动信号与该解码地址，存储器阵列的多个位线被决定是否允许该数据总线存取对应于该存储器地址的这些位线的数据。所述至少一开关控制单元依照该存储器阵列的一测试结果决定是否致能这些位线的最后位。冗余修复单元耦接该解码单元。该冗余修复单元包括至少一组冗余修复元件，每一组冗余修复元件各自包括一个有效栏位、一个芯片识别栏位以及一个冗余存储器。有效遮罩单元接收该解码地址。有效遮罩单元依照该启动信号与该解码地址决定是否允许该数据总线存取该冗余存储器。所述多个多工器从该有效遮罩单元接收至少一选择信号，以决定这些位线中的何者会被连接至该数据总线。其中，当在该冗余修复单元中的冗余修复元件的有效栏位的值为有效状态，且该冗余修复元件的芯片识别栏位的值吻合该识别码时，在该冗余修复单元中该冗余修复元件的其中一组的冗余存储器被耦接至数据总线。