[发明专利]DDR信号布线封装基板以及DDR信号布线封装方法

说明书

技术领域

本发明涉及半导体封装技术，更具体地说，本发明涉及一种DDR信号布线封装基板以及DDR信号布线封装方法。

背景技术

几乎每一个电子设备，从智能手机到服务器，都使用了某种形式的RAM（Random Access Memory）存储器。由于SDRAM（Synchronous Dynamic Random Access Memory，同步动态随机存取存储器）相对较低的每比特成本，所以提供了速度和存储很好的结合。因此，SDRAM仍然是大多数计算机以及基于计算机产品的主流存储器技术。

DDR（Double Data Rate）是双数据速率的SDRAM内存，已经成为今天存储器技术的选择。DDR技术不断发展，不断提高速度和容量，同时降低成本，减小功率和存储设备的物理尺寸。

DDR也称为DDR SDRAM（双倍速率同步动态随机存储器），其简称为DDR。DDR存储器是在SDRAM存储器基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

封装是电子元器件的重要组成部分。DDR高速信号传输速率的不断提高，对封装基板设计提出了极大的挑战。目前，在封装基板设计中为了确保DDR高速信号的信号完整性，通常是通过精确的阻抗设计来提高DDR信号的高速信号传输性能。

然而，阻抗设计仅仅能够保证信号的阻抗特性。DDR高速信号传输速率高，电流翻转速率快，如果在DDR高速信号的电流返回路径上存在较大的电感，将产生显著的感性噪声，直接影响DDR高速信号的信号完整性。

因此，希望能够提供一种能够提高DDR信号的高速信号传输性能的适用于DDR高速信号的封装基板设计方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种适用于DDR高速信号的封装基板设计方法，其能够减小封装基板物理设计的复杂度，同时缩短DDR高速信号的电流返回路径进而减小环路电感，提高DDR信号的高速信号传输性能。

根据本发明的第一方面，提供了一种DDR信号布线封装基板，其包括：在所述DDR信号布线封装基板的芯片上对称放置的多个DDR存储控制模块；在所述DDR信号布线封装基板的所述芯片之外的区域中布置的与所述多个DDR存储控制模块相对应地对称布置的多个存储控制信号引脚；以及将所述多个DDR存储控制模块之一分别相对应地连接至所述多个存储控制信号引脚之一的对称布置的多个DDR信号线。

优选地，在上述DDR信号布线封装基板中，所述DDR信号布线封装基板依次层叠的地平面层、第一介质层、DDR信号层、第二介质层、以及DDR接口电源平面层；其中所述DDR接口电源平面层和所述地平面层同时选择作为DDR信号的参考平面层。

优选地，上述DDR信号布线封装基板进一步包括：将所述多个DDR存储控制模块之一分别相对应地连接至所述多个存储控制信号引脚之一而形成的对称布置的多个DDR信号过孔。

优选地，上述DDR信号布线封装基板进一步包括：优选地，上述DDR信号布线封装基板进一步包括：参照所述多个DDR信号过孔的位置相应地对称布置的多个地孔。

优选地，在上述DDR信号布线封装基板中，多个DDR存储控制模块包括第一DDR存储控制模块、第二DDR存储控制模块、第三DDR存储控制模块以及第四DDR存储控制模块；其中，所述第一DDR存储控制模块、所述第二DDR存储控制模块、所述第三DDR存储控制模块以及所述第四DDR存储控制模块位于一个正方形的四个角的位置处；并且其中所述第一存储控制信号引脚、所述第二存储控制信号引脚、所述第三存储控制信号引脚以及所述第四存储控制信号引脚位于另一个正方形的四个角的位置处；并且其中所述第一DDR信号过孔、所述第二DDR信号过孔、所述第三DDR信号过孔以及所述第四DDR信号过孔位于又一个正方形的四个角的位置处；并且其中所述第一地孔、所述第二地孔、所述第三地孔以及所述第四地孔位于又另一个正方形的四个角的位置处。

根据本发明的第二方面，提供了一种DDR信号布线封装方法，其包括：在所述DDR信号布线封装基板的芯片上对称放置多个DDR存储控制模块；在所述DDR信号布线封装基板的所述芯片之外的区域中，与所述多个DDR存储控制模块相对应地对称布置多个存储控制信号引脚；以及利用对称布置的多个DDR信号线将所述多个DDR存储控制模块之一分别相对应地连接至所述多个存储控制信号引脚之一。