[发明专利]锗、三五族半导体材料衬底上制备FinFET的方法

权利要求书

1.一种锗、三五族半导体材料衬底上制备FinFET的方法，包括如下步骤：

a)形成源漏和连接源漏的细条状的图形结构

i.在锗、三五族衬底上采用离子增强化学气相淀积氧化硅、氮化硅作为硬掩膜；

ii.通过一次电子束光刻，刻蚀氮化硅、氧化硅工艺，在硬掩膜上形成源漏和连接源漏的Fin条的图形结构；

iii.去掉电子束光刻胶；

iv.各向异性干法刻蚀锗、三五族衬底，将硬掩膜上的图形结构转移到衬底材料上；

b)形成氧化隔离层的方案

i.采用离子增强化学气相淀积一层新的氧化硅，作为氧化隔离层；

ii.CMP化学机械抛光，使氧化硅平坦化，并且停止在Fin条顶部氮化硅硬掩膜表面；

iii.利用湿法腐蚀回刻新淀积的氧化硅直Fin条露出设计的高度作为沟道区域；

c)形成栅结构和源漏结构

i.ALD淀积一层栅介质层；

ii.PVD淀积一层栅材料；

iii.通过电子束光刻，刻蚀栅材料，形成栅线条；

iv.通过离子增强化学汽相淀积以及回刻；

v.进行离子注入和退火，形成源漏结构。

2.一种锗、三五族半导体材料衬底上制备FinFET的方法，包括如下步骤：

a)形成源漏和连接源漏的细条状的图形结构

i.在硅衬底上采用离子增强化学气相淀积氧化硅、氮化硅作为硬掩膜；

ii.通过一次电子束光刻，刻蚀氮化硅、氧化硅工艺，在硬掩膜上形成源漏和连接源漏的Fin条的图形结构；

iii.去掉电子束光刻胶；

iv.各向异性干法刻蚀锗、三五族衬底，将硬掩膜上的图形结构转移到衬底材料上；

b)形成氧化隔离层的方案

i.淀积一层新的氮化硅；

ii.利用各项异性干法刻蚀刻蚀新的氮化硅，在Fin条两侧形成氮化硅侧墙；

iii.利用各项异性干法刻蚀刻蚀Fin条两侧裸露出来的锗、三五族半导体材料衬底；

iv.利用各项同性干法刻蚀刻蚀Fin条两侧裸露凹陷下去的锗、三五族半导体材料衬底，以及完全刻蚀掉或部分刻蚀掉Fin条底部的锗、三五族半导体材料衬底；

v.采用离子增强化学气相淀积一层新的氧化硅，作为氧化隔离层；

vi.CMP化学机械抛光，使氧化硅平坦化，并且停止在Fin条顶部氮化硅硬掩膜表面；

vii.利用湿法腐蚀回刻新淀积的氧化硅直Fin条露出设计的高度作为沟道区域；

c)形成栅结构和源漏结构

i.ALD淀积一层栅介质层；

ii.PVD淀积一层栅材料；

iii.通过电子束光刻，刻蚀栅材料，形成栅线条；

iv.通过离子增强化学汽相淀积以及回刻；

v.进行离子注入和退火，形成源漏结构。

3.如权利要求1或2所述的锗、三五族半导体材料衬底上制备FinFET的方法，其特征在于：所属步骤c)中，High-k栅介质和金属栅材料分别由ALD和PVD完成。

4.如权利要求1或2所述的锗、三五族半导体材料衬底上制备FinFET的方法，其特征在于：所属步骤c)中，在光刻栅材料之前先进行一次CMP使得栅材料平坦化，并且平面表面为Fin条顶部氧化硅硬掩膜表面，然后再通过光刻刻蚀技术，在Fin条两侧形成两个相互不连接，独立的栅线条。

5.如权利要求1或2所述的锗、三五族半导体材料衬底上制备FinFET的方法，其特征在于：所述步骤a)、c)中，光刻形成源漏和连接源漏的细条状图形结构，采用电子束光刻技术形成细栅图形结构。

6.如权利要求1或2所述的锗、三五族半导体材料衬底上制备FinFET的方法，其特征在于：所述步骤a)、b)中，淀积工艺采用PECVD技术。

7.如权利要求1或2所述的锗、三五族半导体材料衬底上制备FinFET的方法，其特征在于：所述步骤c)中，涉及的退火工艺为低温退火，退火温度范围为300℃-500℃。