[发明专利]锗、三五族半导体材料衬底上制备FinFET的方法

说明书

技术领域

本发明提出了锗、三五族半导体材料衬底上制备FinFET的方法，属于超大规模集成电路制造技术领域。

背景技术

当今半导体制造业在摩尔定律的指导下迅速发展，不断地提高集成电路的性能和集成密度，同时尽可能的减小集成电路的功耗。因此，制备高性能，低功耗的超短沟器件将成为未来半导体制造业的焦点。当进入到22纳米技术节点以后，传统平面场效应晶体管的泄漏电流不断增加，以及日益严重的短沟道效应，漏致势垒降低（DIBL）效应，不能很好的适应半导体制造的发展。为了克服上述一系列问题，一大批新结构半导体器件开始崭露头角，如Double Gate FET，FinFET，Tri-Gate FET，Gate-all-around(GAA)Nanowire(NW)FET等，逐渐引起广泛的关注。通过多栅结构，能够很好的加强栅对于沟道的控制能力，使得电场线难以从漏端直接穿过沟道到达源端，这样就能大幅度的改善漏致势垒降低效应，减小泄漏电流，并且很好的抑制短沟道效应。正是由于栅结构导致良好的栅控能力，沟道区域不需要像传统平面场效应晶体管一样进行重掺杂来抑制短沟道效应，轻掺杂沟道区域的优势在于减小了散射带来的迁移率的下降，从而使多栅结构器件的迁移率得到大幅度改善。因此，FinFET作为一种新结构器件，将是一个很有潜力的能够替代传统平面场效应晶体管的选择。

Hasimoto等人在1998年的IEDM会议上提出了“folded-channel MOSFETs”的概念。1999年，Heang等人在IEDM会议上公布50nm以下沟道长度的FinFET。这是FinFET第一次采用传统硅工艺，被成功的集成在衬底上。

Hu等人的U.S.Pat.No.6413802中揭开了FinFET的结构，以及制备FinFET的工艺。在SOI衬底上最容易形成FinFET，工艺相对简单，只需要在SOI衬底的顶硅层上光刻刻蚀出Fin条形状，然后再经过一系列栅工艺，源漏工艺以及后端的介质层和金属互联就可以形成FinFET。但是它的缺点是：（1）工艺成本太高，SOI衬底相当昂贵；（2）需要进行源漏抬升技术，否则源漏的扩展电阻过大导致开态电流过小，器件性能较差；（3）没有体引出，这样就无法通过衬底偏置效应调节阈值电压。在锗，三五族体衬底上形成FinFET，具有如下优点：（1）工艺成本相对较小，因为均在体衬底上完成，相比SOI片廉价很多；（2）由于采用锗、三五族衬底，所以器件的迁移率比较高，因此可以获得较大的开态电流；（3）在体衬底上制备FinFET，可以获得体引出，从而可以通过衬底偏置效应调节器件的阈值电压。

发明内容

本发明的目的在于提出了与常规硅基超大规模集成电路制造技术兼容的锗、三五族半导体材料衬底上制备FinFET的方法，

本发明通过如下技术方案予以实现：一种锗、三五族半导体材料衬底上制备FinFET的方法，包括如下步骤：

a)形成源漏和连接源漏的细条状（Fin条）的图形结构

该步骤主要目的是利用电子束光刻在硬掩膜上形成源漏和连接源漏的细条状图形结构，利用电子束光刻可以使形成的细条状结构宽度20-40纳米左右。

i.在硅衬底上采用离子增强化学气相淀积氧化硅、氮化硅作为硬掩膜；

ii通过一次电子束光刻，刻蚀氮化硅、氧化硅工艺，在硬掩膜上形成源漏和连接源漏的Fin条的图形结构；

iii.去掉电子束光刻胶；

iv.各向异性干法刻蚀锗、三五族衬底，将硬掩膜上的图形结构转移到衬底材料上；

b)形成氧化隔离层

该步骤主要目的是在Fin条下面和Fin条两侧衬底表面形成氧化层，使得这层氧化隔离层能够起到抑制了衬底平面晶体管的开启，防止电流从源端通过衬底到达漏端的作用。从而降低泄露电流，降低器件的功耗。

方案一：

i.采用离子增强化学气相淀积一层新的氧化硅，作为氧化隔离层；

ii CMP化学机械抛光，使氧化硅平坦化，并且停止在Fin条顶部氮化硅硬掩膜表面；

iii.利用湿法腐蚀回刻新淀积的氧化硅直Fin条露出设计的高度作为沟道区域；

方案二：

i.淀积一层新的氮化硅；

ii利用各项异性干法刻蚀刻蚀新的氮化硅，在Fin条两侧形成氮化硅侧墙；

iii.利用各项异性干法刻蚀刻蚀Fin条两侧裸露出来的锗、三五族衬底；

iv.利用各项同性干法刻蚀刻蚀Fin条两侧裸露凹陷下去的锗、三五族衬底和Fin条底部的锗、三五族半导体材料衬底；