[发明专利]一种超厚金属层制作方法

说明书

技术领域

本发明涉及半导体制作技术，特别涉及一种超厚金属层制作方法。

背景技术

现有的半导体制作技术中，通常在半导体衬底上制作各种半导体器件结构，例如，有源区、隔离区，以及有源区中的晶体管源/漏极和栅极，半导体器件结构所在的部分称为半导体器件层。众所周知，半导体器件结构之间的信号传输是通过所述半导体器件层上方的若干金属互连层实现，所述若干金属互连层呈层叠结构。对射频（RF）功率器件而言，一般在位于最上层的金属互连层上方，还会形成作为RF功率器件天线的金属层，其厚度大约为10微米。因其厚度是位于半导体器件层上方的金属互连层厚度（大约2000埃）的50倍，称其为超厚金属层（Ultra-Thickness Metal，UTM）。

现有技术中超厚金属层的制作工艺流程如下：

步骤101，图2为现有技术中超厚金属层的制作工艺步骤101的剖面结构示意图，如图2所示，在顶层金属互连层200上方沉积介质层201。

本实施例中，所述顶层金属互连层是位于最上方的金属互连层，在实际应用中，所述金属互连层下方还依次层叠排列了若干金属互连层（图中未画出）以及具有各种半导体器件结构的半导体器件层（图中未画出）。根据金属互连层的层叠排列顺序，通常将最接近半导体器件层的金属互连层称为第一金属互连层，将第一金属互连层上方的金属互连层称为第二金属互连层，依次类推。通常将包括所述顶层金属互连层200在内的若干金属互连层以及其下方的半导体器件层共同组成的结构称为半导体基体。

步骤102，图3为现有技术中超厚金属层的制作工艺步骤102的剖面结构示意图，如图3所示，在介质层201之上涂覆第一光阻胶（PR），并对第一PR进行曝光、显影，从而形成第一光刻图案302。

其中，第一光刻图案302用来定义后续步骤中的沟槽403的开口宽度。

在实际应用中，在第一PR之下还涂覆有底部抗反射涂层（BARC）。

步骤103，图4为现有技术中超厚金属层的制作工艺步骤103的剖面结构示意图，如图4所示，按照第一光刻图案302对介质层201进行刻蚀，形成沟槽403。

刻蚀沟槽403采用干法刻蚀，具体步骤为现有技术，不再赘述，本实施例中，刻蚀沟槽403的高度为3微米。

刻蚀形成沟槽403后，本步骤还包括将第一光刻图案302剥离的步骤。具体来说，主要采用两种方法去除PR，第一，采用氧气（O₂）进行干法刻蚀，氧气与PR发生化学反应，可将PR去除；第二，还可采用湿法去胶法，例如，采用硫酸和双氧水的混合溶液可将PR去除。

步骤104，图5为现有技术中超厚金属层的制作工艺步骤104的剖面结构示意图，如图5所示沉积扩散阻挡层504。

为了防止在后续步骤中沟槽403中所沉积的金属铜落扩散至第一介质层201和第二介质层201中，采用物理气相沉积（PVD）工艺沉积扩散阻挡层504。

步骤105，图6为现有技术中超厚金属层的制作工艺步骤105的剖面结构示意图，如图6所示，采用PVD工艺在扩散阻挡层504之上沉积铜籽晶层（图中未画出）之后，采用化学电镀工艺（ECP）在沟槽403中生长金属铜，形成金属层605。

本步骤中，金属铜不仅填充于沟槽403中，还会完全覆盖介质层201上方，ECP生长的金属层605最终充满整个沟槽403，金属层605的底部到表面的厚度约为10微米，且在沟槽403上方的金属层605表面呈弧形且其高度小于位于沟槽403之间未被刻蚀的介质层201上方的金属层605。这里以沟槽403的高度为3微米为例，则位于沟槽403之间未被刻蚀的介质层201上方的金属层605表面到沟槽403底部的距离为4微米，而沟槽403上方的金属层605表面到沟槽403底部的高度则大于3微米且小于4微米，例如3.7微米。

步骤106，图7为现有技术中超厚金属层的制作工艺步骤106的剖面结构示意图，如图7所示，第一化学机械研磨（CMP）金属层605进行平坦化，露出部分扩散阻挡层504表面；

本步骤中，第一CMP是粗略地将金属层605表面平坦化，尽量减小甚至消除沟槽403上方的金属层605表面与位于沟槽403之间未被刻蚀的介质层201上方的金属层605表面的高度差异。由于第一CMP的不一致性，第一CMP只是将部分位于未被刻蚀的介质层201上方的扩散阻挡层504表面露出，并没有露出所有位于未被刻蚀的介质层201上方的扩散阻挡层504表面。相邻两个露出的扩散阻挡层504之间，金属层605表面的高度相当或略低于两侧的扩散阻挡层504。