[发明专利]非易失性半导体存储器器件

权利要求书

1.一种非易失性半导体存储器器件包括：

存储器基元阵列，包括一个或多个第一线、层叠在所述第一线上的一个或多个存储器基元以及在所述存储器基元之上与所述第一线交叉的一个或多个第二线，通过施加第一极性的电压使所述存储器基元进入低电阻状态，并且通过施加具有不同于所述第一极性的第二极性的电压使所述存储器基元进入高电阻状态；以及

控制电路，被配置为通过所述第一线和所述第二线使所述存储器基元的所述状态在所述高电阻状态和所述低电阻状态之间转换，

当执行用于设定所述存储器基元到所述低电阻状态的设定操作时，直到所述存储器基元的电阻值变为低于预定电阻值为止，所述控制电路重复：

向所述存储器基元施加用于设定的第一电压；以及

验证读取以验证所述存储器基元的所述电阻值已经变为低于所述预定电阻值，以及

在所述验证读取后，在施加随后的所述第一电压之前，所述控制电路向所述存储器基元施加与所述第一电压的极性不同的第二电压。

2.根据权利要求1的非易失性半导体存储器器件，其中每次向所述存储器基元施加每个电压时，所述第一电压和所述第二电压的幅值增加预定量。

3.根据权利要求2的非易失性半导体存储器器件，其中所述第一电压和恰好在所述第一电压之后施加的所述第二电压具有相同的幅值。

4.根据权利要求1的非易失性半导体存储器器件，其中所述第二电压的所述幅值比所述第一电压的所述幅值小预定量，以及所述第一电压和所述第二电压具有固定的幅值而无论向所述存储器基元施加多少次所述电压。

5.根据权利要求1的非易失性半导体存储器器件，其中每次向所述存储器基元施加所述第一电压和第二电压中的每个时，将施加所述第一电压和第二电压的持续时间增加预定量。

6.根据权利要求1的非易失性半导体存储器器件，其中在验证读取中，在向所述存储器基元施加所述验证读取电压之后施加与验证读取电压的极性不同的验证补偿电压。

7.根据权利要求1的非易失性半导体存储器器件，其中所述存储器基元是导电桥RAM。

8.根据权利要求1的非易失性半导体存储器器件，其中所述存储器基元包括金属层和与所述金属层接触的介质层。

9.一种非易失性半导体存储器器件包括：

存储器基元阵列，包括一个或多个第一线、层叠在所述第一线上的一个或多个存储器基元以及在所述存储器基元之上与所述第一线交叉的一个或多个第二线，通过施加第一极性的电压使所述存储器基元进入低电阻状态，并且通过施加具有不同于所述第一极性的第二极性的电压使所述存储器基元进入高电阻状态；以及

控制电路，被配置为通过所述第一线和所述第二线使所述存储器基元的所述状态在所述高电阻状态和所述低电阻状态之间转换，

当执行用于设定所述存储器基元到所述低电阻状态的设定操作时，在向所述存储器基元施加用于设定的第一电压之后，并且直到所述存储器基元的电阻值变为低于预定电阻值为止，所述控制电路重复：

用于在所述存储器基元上的附加设定的附加设定序列；以及

验证读取以验证所述存储器基元的所述电阻值已经变为低于所述预定电阻值，以及

在向所述存储器基元施加所述附加设定电压之后，所述附加设定序列执行与所述附加设定电压的极性不同的附加重设电压的施加。

10.根据权利要求9的非易失性半导体存储器器件，其中所述附加设定电压的幅值等于或者小于所述第一电压的幅值并且大于用于所述验证读取的验证读取电压的幅值。

11.根据权利要求9的非易失性半导体存储器器件，其中所述附加设定电压和所述附加重设电压具有相同的幅值。

12.根据权利要求9的非易失性半导体存储器器件，其中所述附加设定电压和所述附加重设电压具有相同的持续时间。

13.根据权利要求9的非易失性半导体存储器器件，其中所述附加设定电压和所述附加重设电压在所述附加设定序列中被施加多次。

14.根据权利要求9的非易失性半导体存储器器件，其中所述附加设定电压和所述附加重设电压在所述附加设定序列中被分别施加一次。