[发明专利]非易失性半导体存储器器件

说明书

相关申请的交叉引用

本申请基于并要求2012年3月26日提交的在先的日本专利申请No.2012-068914的优先权，在此引入其整个内容作为参考。

技术领域

这里描述的实施例涉及非易失性半导体存储器器件。

背景技术

作为存储大量用于使用的数据的存储器，可以容易地被形成为三维的可变电阻存储器（ReRAM：电阻RAM）受到关注。这样的可变电阻存储器的特征为不对称特性，其中电压-电流特性依赖于向存储器单元施加的电压的方向而显著变化。

另一方面，为了使数据在存储器中可重写，包括在可变电阻存储器中的可变电阻元件的电阻状态需要通过控制外部电压容易地控制。然而，因为依赖于形成电阻的物质的物理状态，所以在一些情况下不能获得充分的控制性。

发明内容

本发明的实施例提供一种具有充分可控性的非易失性半导体存储器器件。

根据一个实施例的非易失性半导体存储器器件包括：基元阵列，包括一个或多个第一线、一个或多个存储器基元以及在所述存储器基元上与所述第一线交叉的一个或多个第二线和控制电路。存储器基元层叠在第一线上，通过施加第一极性电压使存储器基元进入低电阻状态，并且通过施加具有不同于所述第一极性的第二极性的电压使存储器基元进入高电阻状态。配置控制电路以通过所述第一线和所述第二线使所述存储器基元的所述状态在所述高电阻状态和所述低电阻状态之间转换。当执行用于设定所述存储器基元到所述低电阻状态的设定操作时，直到所述存储器基元的电阻值变得低于预定电阻值为止，控制电路重复：向所述存储器基元施加用于设定的第一电压；以及验证读取以验证所述存储器基元的所述电阻值已经变为低于所述预定电阻值。在所述验证读取后，在施加随后的所述第一电压之前，所述控制电路向所述存储器基元施加与所述第一电压的极性不同的第二电压。

根据本发明的实施例，可以获得非易失性半导体存储器器件的充分可控性。

附图说明

图1是示出根据第一实施例的非易失性半导体存储器器件的整体配置的框图；

图2是非易失性半导体存储器器件的存储器基元阵列的透视图；

图3是存储器基元阵列的等效电路图；

图4是另一个存储器基元阵列的等效电路图；

图5是另一个存储器基元阵列的等效电路图；

图6是示出了非易失性半导体存储器器件的外围电路的配置实例的透视图；

图7是示出了非易失性半导体存储器器件的存储器基元的配置实例和特性实例的一组图；

图8是示出了非易失性半导体存储器器件的设定操作的流程图；

图9是示出了非易失性半导体存储器器件的设定操作的电压波形图；

图10是根据第二实施例的非易失性半导体存储器器件的设定操作的流程图；

图11是示出了非易失性半导体存储器器件的设定操作的电压波形图；

图12是根据第三实施例的非易失性半导体存储器器件的设定操作的流程图；

图13是示出了非易失性半导体存储器器件的设定操作的电压波形图；

图14是示出了根据第四实施例的非易失性半导体存储器器件的设定操作的流程图；

图15是示出了非易失性半导体存储器器件的设定操作的电压波形图；

图16是示出了非易失性半导体存储器器件的另一设定操作的电压波形图；

图17是示出了非易失性半导体存储器器件的另一设定操作的电压波形图；以及

图18是存储器基元阵列的等效电路图，示出了在设定操作中对未选择的存储器基元的影响。

具体实施方式

下文中，将参考附图描述非易失性半导体存储器器件的实施例。

[第一实施例]

[半导体存储器件概述]

图1是根据一个实施例的半导体存储器器件的框图。此半导体存储器器件包括存储器基元阵列1以及列控制电路2和行控制电路3，列控制电路2和行控制电路3控制存储器基元阵列1的数据擦除操作、向存储器基元阵列1的数据写入操作以及从存储器基元阵列1的数据读取操作。存储器基元阵列1包括多个层叠的存储器基元底板（mat）MM（存储器基元层）。每个存储器基元底板MM包括互相交叉的多个位线BL（第一线）和多个字线WL（第二线）以及连接到位线BL和字线WL的每个交叉位置处的存储器基元MC。