[发明专利]二乘二取二冗余系统及方法

说明书

技术领域

本发明一般涉及计算机系统可靠性设计，具体地，涉及二乘二取二冗余系统及方法。

背景技术

冗余技术是计算机系统可靠性设计中经常采用的一种技术，其可以作为提高计算机系统可靠性的一种有效方法。目前，随着电子技术和计算机技术的迅速发展，人们对于系统可靠性、安全性的要求日益增长。二乘二取二冗余系统被提出作为一种能够实现比较高的可靠性的冗余结构。

现有的二乘二取二冗余系统可以被构建为指令级校核系统和任务级校核系统。指令级校核系统需要在每一条指令周期都进行比较和表决，而任务级校核系统只有当对外执行操作时才进行比较和表决。指令级校核系统的实时性强，但其设计和调试难度较大。任务级校核系统实时性较弱。

不论是指令级校核系统还是任务级校核系统，现有的二乘二取二冗余系统都具有比较器、表决器等专用硬件电路。虽然这种架构具有实时性强、能够及早发现故障的优点，但是，专用硬件电路存在硬件开销增加、不冗余、可检测故障范围或可提供故障信息存在局限性、设计和调试难度大等缺点。从而，影响了现有的二乘二取二冗余系统的可靠性的提升。

因此，本领域需要更为先进的二乘二取二冗余系统及相应方法，以便满足更高的可靠性要求。

发明内容

本发明提供了更为先进的二乘二取二冗余系统及方法。

根据一个方面，本发明提供了一种二乘二取二冗余系统。该二乘二取二冗余系统可以包括：第一部分，其包括第一子系统、第二子系统和第一门电路，所述第一、第二子系统分别经由第一主串行通信电路和第一辅串行通信电路连接，所述第一门电路分别连接到所述第一、第二子系统的输出端；第二部分，其包括第三子系统、第四子系统和第二门电路，所述第三、第四子系统分别经由第二主串行通信电路和第二辅串行通信电路连接，所述第二门电路分别连接到所述第三、第四子系统的输出端；以及切换机构，其分别连接到所述第一、第二门电路的输出端。所述第一、第二、第三和第四子系统分别同时接收相同的输入信号并且分别对所述输入信号执行相同的处理过程。所述第一、第二、第三和第四子系统中的每一个子系统被配置为：分别经由与该子系统连接的主串行通信电路和辅串行通信电路，从对端子系统接收对端数据信息并且同时向所述对端子系统发送本端数据信息；以及将所述对端数据信息与所述本端数据信息进行比较并生成用于指示比较结果的比较结果信号。所述第一和第二门电路中的每一个门电路被配置为：根据由与该门电路连接的两个子系统所生成的比较结果信号，生成处理结果信号以表明该门电路所在的系是否工作正常。所述切换机构被配置为：根据所述第一和第二门电路所生成的处理结果信号，生成切换控制信号以对控制权的归属进行控制。

上述系统还可以包括：具有相同的固定定时周期的第一和第二定时器电路，所述第一定时器电路被配置为同时向所述第一和第二子系统提供定时触发，所述第二定时器电路被配置为同时向所述第三和第四子系统提供定时触发。所述第一、第二、第三和第四子系统中的每一个子系统可以被配置为：响应于该子系统所连接的定时器电路的定时触发，从所述对端子系统接收所述对端数据信息并且同时向所述对端子系统发送所述本端数据信息。

在上述系统中，所述第一、第二、第三和第四子系统中的每一个子系统可以被配置为通过以下操作来将所述对端数据信息与所述本端数据信息进行比较并生成用于指示比较结果的比较结果信号。首先执行首次判断过程，包括：将经由所述主串行通信电路接收的所述对端数据信息与所述本端数据信息进行比较；如果确定比较结果为一致，则生成指示比较结果为一致的比较结果信号，如果确定比较结果为不一致，则将经由所述辅串行通信电路接收的所述对端数据信息与所述本端数据信息进行比较；在对经由所述辅串行通信电路接收的所述对端数据信息与所述本端数据信息进行比较的过程中，如果确定比较结果为一致，则生成指示比较结果为一致的比较结果信号，如果确定比较结果为不一致，则尝试执行再次判断过程。接着，执行所述再次判断过程，包括：经由所述主串行通信电路和/或辅串行通信电路命令所述对端子系统重新发送所述对端数据信息或者在对所述输入信号执行重新计算后再次发送对端数据信息；以及重复执行所述首次判断过程中包括的各个操作。如果在所述再次判断过程被执行了预定次数后仍然确定比较结果为不一致，则不再尝试执行所述再次判断过程并且生成指示比较结果为不一致的比较结果信号。