[发明专利]半导体芯片

权利要求书

1.一种半导体芯片，搭载有多个RAM，其特征在于，

上述多个RAM的每一个能设定多个救济方式，

上述多个RAM的每一个具有救济电路，该救济电路从上述多个救济方式中按每个RAM进行选择来设定救济方式，以使优良芯片面积为最小。

2.根据权利要求1所述的半导体芯片，其特征在于，

上述多个救济方式包括行救济、列救济以及I/O救济，

作为上述救济电路而具有行救济电路、列救济电路以及I/O救济电路。

3.根据权利要求1所述的半导体芯片，其特征在于，

设定上述救济方式的救济信息存储在包含保险丝的非易失性存储器或包含寄存器的易失性存储器中，

上述救济电路采用组救济，该组救济将救济方式相同的RAM组成一个以上的组来共享上述救济信息。

4.根据权利要求1所述的半导体芯片，其特征在于，

在上述救济电路中包含有BIST电路和BISR电路，

上述BIST电路包括图形发生器和按上述每个RAM设置的电桥电路，

上述BISR电路并设或内置在上述电桥电路中。

5.根据权利要求4所述的半导体芯片，其特征在于，

内置上述BISR电路的上述电桥电路按照上述各RAM的规格和救济方式来准备。

6.根据权利要求5所述的半导体芯片，其特征在于，

上述电桥电路具有在与上述RAM之间设置的边界锁存器电路，

用于行救济和列救济的上述电桥电路的地址部的上述边界锁存器电路作为失效地址寄存器而工作，

用于I/O救济的上述电桥电路的数据部的上述边界锁存器电路作为失效数据寄存器而工作。

7.根据权利要求3所述的半导体芯片，其特征在于，

上述救济信息包括：由指示置换对象的区域的一个以上的比特所组成的救济地址；和1比特的救济使能信号。

8.根据权利要求6所述的半导体芯片，其特征在于，

用于上述行救济和上述列救济的电桥电路具有检测多个地址是否失效的多重失效电路，仅限于一个失效或不跨置换对象区域的多个失效时将失效地址的一部分分配给救济地址。

9.根据权利要求6所述的半导体芯片，其特征在于，

用于上述I/O救济的电桥电路具有检测多个I/O是否失效的多重失效电路，仅限于一个失效，将失效数据的编码信号分配给救济地址。