[发明专利]一种半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供半导体衬底，所述半导体衬底包括位于NMOS区的伪栅极、伪栅极硬掩膜以及位于PMOS区的伪栅极、伪栅极硬掩膜；

步骤S102：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层包括NMOS区的锗硅遮蔽层和PMOS区的锗硅遮蔽层；

步骤S103：在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶，以所述光刻胶为掩膜对所述PMOS区的锗硅遮蔽层进行刻蚀以在所述PMOS区的伪栅极的外侧形成临时侧墙；

步骤S104：刻蚀所述半导体衬底以在所述PMOS区的伪栅极的两侧形成凹槽；

步骤S105：对所述半导体衬底进行湿刻处理；

步骤S106：在所述凹槽中形成锗硅层；

步骤S107：对所述NMOS区的锗硅遮蔽层和伪栅极硬掩膜进行刻蚀处理，以在所述NMOS区的伪栅极的外侧形成临时侧墙；所述NMOS区的临时侧墙和伪栅极硬掩膜与所述PMOS区的临时侧墙和伪栅极硬掩膜的厚度分别一致。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述NMOS区的伪栅极硬掩膜、所述PMOS区的伪栅极硬掩膜均为氮化硅；所述锗硅遮蔽层的材料为氮化硅，或者为氧化硅和氮化硅；且所述步骤S101中的所述NMOS区的伪栅极硬掩膜和所述PMOS区的伪栅极硬掩膜的厚度一致。

3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述步骤S101中的所述NMOS区的伪栅极硬掩膜和所述PMOS区的伪栅极硬掩膜的厚度大于所述步骤S103中形成的所述PMOS区临时侧墙的厚度。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述步骤S101中的所述NMOS区的伪栅极硬掩膜和所述PMOS区的伪栅极硬掩膜的厚度为所述步骤S102中形成的所述锗硅遮蔽层的厚度为

5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述NMOS区的伪栅极和所述PMOS区的伪栅极均为多晶硅或无定形硅材料。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述形成锗硅遮蔽层的方法为：在所述半导体衬底上形成一层氮化硅薄膜，或者形成一层氧化硅加氮化硅薄膜。

7.如权利要求6所述的半导体器件的制造方法，其特征在于，形成所述氮化硅薄膜的方法包括：热成型法、化学气相沉积法或原子层沉积法。

8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶的方法为：在所述半导体衬底上涂覆一层光刻胶薄膜，利用掩膜板进行曝光、显影后，在所述NMOS区的锗硅遮蔽层的上方形成一层图案化的光刻胶。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，形成锗硅层的方法为外延生长工艺。

10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。

11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S107包括：

在所述PMOS区的锗硅遮蔽层上方形成图案化的另一光刻胶；利用所述另一光刻胶为掩模，对所述NMOS区的锗硅遮蔽层和伪栅极硬掩膜进行刻蚀处理。

12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述步骤S107中，在所述PMOS区的锗硅遮蔽层的上方形成图案化的另一光刻胶的方法为：在所述半导体衬底上涂覆一层光刻胶薄膜，利用另一掩膜板进行曝光、显影后，在所述PMOS区的锗硅遮蔽层的上方形成一层图案化的另一光刻胶。

13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述步骤S107中，进行曝光的方法为：采用氟化氪光刻机台进行曝光或采用氟化氩光刻机台进行曝光。

14.如权利要求11所述的半导体器件的制造方法，其特征在于，在所述步骤S107中形成的图案化的所述另一光刻胶，与在所述步骤S103中形成的所述光刻胶，在所述半导体衬底上的位置存在交叠。