[发明专利]栅极下方具有选择性掺杂剂去活化的MOSFET

说明书

技术领域

本公开内容涉及于2011年11月3日提交的名称为“Semiconductor Transistor Device with Optimized Dopant Profile”序列号为No.13/288,201(代理机构案号No.N1085-00884)的美国申请，其全部内容结合于此作为参考。

技术领域

本公开内容总的来说涉及集成电路，更具体地，涉及金属氧化物半导体场效应晶体管(MOSFET)。

背景技术

一些MOSFET器件存在器件可变性问题，诸如随机掺杂波动(RDF)和阀值电压变化。RDF取决于器件沟道轮廓，并且栅极临界尺寸变化与阀值电压衰减斜率成比例。减小RDF和阀值电压衰减斜率将有助于减小MOSFET器件的总体可变性。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种在衬底上制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法，包括：利用第一类型的掺杂剂掺杂所述MOSFET器件的沟道区；利用第二类型的掺杂剂在所述衬底中形成源极和漏极；以及在位于所述MOSFET器件的栅极下方的区域中实施选择性掺杂剂去活化。

在该方法中，通过碳注入实施所述选择性掺杂剂去活化。

该方法进一步包括：在所述MOSFET器件的所述源极和所述漏极中实施晕环注入。

在该方法中，所述MOSFET器件是N型器件，所述第一类型是P型，以及所述第二类型是N型。

在该方法中，通过在2KeV到25KeV范围内的能量实施所述碳注入。

在该方法中，通过在5e13cm^-2到1e15cm^-2范围内的剂量实施所述碳注入。

在该方法中，在所述MOSFET器件的栅极介电层之下的5nm到40nm范围内的深度处实施所述碳注入。

在该方法中，实施所述选择性掺杂剂去活化包括：在所述衬底的所述沟道区中形成凹槽；以及在所述凹槽中形成未掺杂外延层。

在该方法中，所述未掺杂外延层包括硅。

根据本发明的另一方面，提供了一种在衬底上形成的金属氧化物半导体场效应晶体管(MOSFET)器件，包括：沟道区，掺杂有第一类型的掺杂剂；栅极介电层，设置在所述沟道区上方；栅极，设置在所述栅极介电层上方；源极，掺杂有第二类型的掺杂剂；漏极，掺杂有所述第二类型的掺杂剂；以及去活化区，位于所述栅极下方，其中，所述沟道区位于所述源极和所述漏极之间，所述去活化区的掺杂剂被去活化。

在该MOSFET器件中，所述去活化区包括注入碳。

该MOSFET器件进一步包括：在所述源极和所述漏极中的晕环注入。

在该MOSFET器件中，所述MOSFET器件是N型器件，所述第一类型是P型，以及所述第二类型是N型。

在该MOSFET器件中，所述栅极包括金属，以及所述栅极介电层包括介电常数大于二氧化硅的高介电常数的高k电介质。

在该MOSFET器件中，所述注入碳位于所述栅极介电层之下5nm到40nm范围内的深度处。

在该MOSFET器件中，所述去活化区包括未掺杂外延层。

在该MOSFET器件中，所述未掺杂外延层包括硅。

根据本发明的又一方面，提供了一种在衬底上制造N型金属氧化物半导体场效应晶体管(MOSFET)器件的方法，包括：利用P型掺杂剂掺杂所述MOSFET器件的沟道区；利用N型掺杂剂在所述衬底中形成源极和漏极；以及在位于所述MOSFET器件的栅极下方的区域中实施用于选择性掺杂剂去活化的碳注入。

该方法进一步包括：在所述MOSFET器件的所述源极和所述漏极中实施晕环注入。

在该方法中，在位于所述MOSFET器件的栅极介电层之下5nm到40nm范围内的深度处实施所述碳注入。

附图说明

现在将结合附图所进行的以下描述作为参考，其中：

图1是根据一些实施例在位于栅极下方的区域中具有选择性掺杂剂去活化(deactivation)的示例性MOSFET器件的截面图。

图2是示出根据一些实施例的具有和没有选择性掺杂剂去活化的NMOS器件的阀值电压衰减斜率的比较曲线图。

图3是在位于栅极下方的区域中具有选择性掺杂剂去活化和晕环注入的示例性MOSFET器件的截面图。