[发明专利]一种ADC转换器

权利要求书

1.一种ADC转换器，包括电阻分压网络、时域比较器、气泡消除电路与编码器，其特征在于：所述时域比较器的VN输入端与采样电压V_Sample相连，时域比较器的VP输入端与参考电压V_REF相连；时域比较器的V_bias输入端与外部基准电压输入信号V_BIAS相连；时域比较器的En_Cal输入端与校准使能En_Cal相连；时域比较器的comp_out输出端与所述气泡消除电路与编码器的输入端相连。

2.根据权利要求1所述的一种ADC转换器，其特征在于：所述的时域比较器由19个PMOS管、4个NMOS管、2个与门、1个或非门、2个锁存编码器、2个多路复用器和14个延迟单元组成；时域比较器对采样电压V_Sample、参考电压V_REF和采样信号Strobe、校准使能EN_Cal进行处理，产生1个输出信号，从comp_out输出端输出。

3.根据权利要求2所述的一种ADC转换器，其特征在于：所述19个PMOS管分别是MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18和MP19；所述4个NMOS管分别是MN1、MN2、MN3和MN4；2个与门分别是与门AND1、与门AND2；2个锁存编码器分别是锁存编码器DC1和锁存编码器DC2；2个多路复用器分别是多路复用器MUX1和多路复用器MUX2；14个延迟单元分别是DP1、DP2、DP3、DP4、DP5、DP6、DP7、DN1、DN2、DN3、DN4、DN5、DN6和DN7。

4.根据权利要求3所述的一种ADC转换器，其特征在于：所述PMOS管MB源极和电源电压VDD相连，PMOS管栅极与外部偏置电压信号V_BIAS相连，PMOS管MB的漏极与PMOS管MP1、MP2的源极共点；所述PMOS管MP1、MP2栅极通过开关S1相连，PMOS管MP1栅极与外部模拟输入电压V_REF相连，PMOS管MP2栅极通过开关S2与外部模拟输入电压VN相连；PMOS管MP1的漏极与NMOS管MN1的漏极、MN1的栅极、MN4的栅极共点，PMOS管MP2的漏极与NMOS管MN2的漏极、MN2的栅极、MN3的栅极共点；NMOS管MN1、MN2、MN3和MN4的源极共点并与电源地VSS相连；MN3的漏极与MP3的漏极以及MP3、MP4、MP5、MP6、MP7、MP8、MP9和MP10的栅极共点；MN4的漏极与MP11的漏极以及MP11、MP12、MP13、MP14、MP15、MP16、MP17和MP18的栅极共点。

5.根据权利要求4所述的一种ADC转换器，其特征在于：所述PMOS管MP4、MP5、MP6、MP7、MP8、MP9和MP10的漏极分别与延迟单元DP1、DP2、DP3、DP4、DP5、DP6和DP7的电源端相连，PMOS管MP12、MP13、MP14、MP15、MP16、MP17和MP18的漏极分别与延迟单元DN1、DN2、DN3、DN4、DN5、DN6和DN7的电源端相连；延迟单元DP1、DP2、DP3、DP4、DP5、DP6和DP7首位相连构成延迟链，DP1的输入端与外部数字输入信号Strobe相连，产生编码输出信号DP[7:1]并与锁存编码器DC1数据输入端相连；延迟单元DN1、DN2、DN3、DN4、DN5、DN6和DN7首位相连构成延迟链，DN1的输入端与采样信号Strobe相连，产生编码输出信号DN[7:1]并与锁存编码器DC2数据输入端相连；延迟单元DP1、DP2、DP3、DP4、DP5、DP6和DP7的输出端与多路复用器MUX1的信号输入端相连，延迟单元DN1、DN2、DN3、DN4、DN5、DN6和DN7的输出端与多路复用器MUX2的信号输入端相连；锁存编码器DC1的输出信号N1[2:0]与多路复用器MUX1的选择端相连，锁存编码器DC2的输出信号N2[2:0]与多路复用器MUX2的选择端相连。

6.根据权利要求5所述的一种ADC转换器，其特征在于：多路复用器MUX1的输出信号MUX1_O与D触发器DFF1的数据输入端D相连，多路复用器MUX2的输出信号MUX2_O与D触发器DFF2的数据输入端D相连；D触发器DFF1、DFF2的Clk输入端与采样信号Strobe相连；D触发器DFF1、DFF2的输出信号Q1、Q2分别与校准使能信号EN_Cal通过与门AND1、AND2产生信号E1、E2，并分别与锁存编码器DC1和锁存编码器DC2的使能控制输入端相连；Q2信号与校准使能信号EN_Cal通过或非门产生比较器的输出结果并通过comp_out输出端输出。