[发明专利]一种ADC转换器

说明书

 

技术领域

本发明涉及并行模数转换器技术领域，确切地说涉及一种采用直流失调电压时域消除技术比较器的ADC的转换器。

背景技术

模数转换器是混合信号电路系统至关重要的部分，依据采样方式的不同可分为多种类型。并行ADC(FLASH ADC)具有高速度和电路结构简单的优势，在高速采样混合信号系统领域有着广泛的应用，如高速扫描接口电路、高性能数字通信系统、测控以及仪器仪表等诸多领域。

 现有FLASH ADC结构包括电阻分压网络，                                               个比较器（N为ADC位数），气泡消除电路与编码器等组成。高精度采样电路对ADC的精度有很高的要求，FLASH ADC的精度是由比较器的精度来决定的。比较器的直流失调电压对比较器精度有很大的影响。

随着制造工艺的进步，集成电路制造工艺的精度也进一步提高，但制造工艺的不确定性依然存在，这种不确定性导致在设计上完全相同的器件在制造时存在差异，这种不匹配就是失配。这种相同器件的适配会产生器件的直流失调，当直流失调到达一定程度时会严重影响比较器的精度。精度降低会降低ADC的性能，因此在设计ADC时会采用电学技术消除这种在制造过程中产生的直流失调。

目前直流消除失调电压的主要方法是对直流失调电压采样储存的方法，普遍使用的技术是自动校零技术。其工作原理是将差分输入电压为零时比较器的输出结果存储在与比较器输出串联的电容上或者是将差分输入电压为零时比较器直流失调电压存储在与比较器输入串联的电容上。

综上所述，传统的直流失调消除技术存在以下缺点：

1、N位FLASH ADC需要个比较器，如果每个比较器采用电容存储方式消除直流失调电压会导致芯片面积增大。

2、传统直流失调消除技术失调电压消除精度取决于比较器的参数，调节精度没有本发明采用的数字调节方式精准。

发明内容

本发明所要解决的技术问题是提供一种ADC转换器，它采用数字调节技术消除了时域比较器的直流失调电压，从而改进了直流失调电压对FLASH ADC精度的影响，也进一步弥补了传统直流失调调节技术的不足。

本发明是通过采用下述技术方案实现的：

一种ADC转换器，包括电阻分压网络、时域比较器、气泡消除电路与编码器，其特征在于：所述时域比较器的VN输入端与外部的采样电压V_Sample相连，时域比较器的VP输入端与参考电压V_REF相连；时域比较器的V_bias输入端与外部基准电压输入信号V_BIAS相连；时域比较器的En_Cal输入端与校准使能EN_Cal相连；时域比较器的comp_out输出端与所述气泡消除电路与编码器的输入端相连。

 所述的时域比较器由19个PMOS管、4个NMOS管、2个与门、1个或非门、2个锁存编码器、2个多路复用器和14个延迟单元组成；时域比较器对采样电压V_Sample、参考电压V_REF和采样信号Strobe、校准使能信号EN_Cal进行处理，产生1个输出信号，从comp_out输出端输出。

所述19个PMOS管分别是MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18和MP19；所述4个NMOS管分别是MN1、MN2、MN3和MN4；2个与门分别是与门AND1、与门AND2；2个锁存编码器分别是锁存编码器DC1和锁存编码器DC2；2个多路复用器分别是多路复用器MUX1和多路复用器MUX2；14个延迟单元分别是DP1、DP2、DP3、DP4、DP5、DP6、DP7、DN1、DN2、DN3、DN4、DN5、DN6和DN7。