[发明专利]一种功率器件缓冲层或截流子存储层的制备方法

说明书

技术领域

本发明属于半导体设备技术领域，特别涉及一种功率器件缓冲层或截流子存储层的制备方法。

背景技术

半导体嬗变掺杂（nuclear transmutation doping of semiconductor）：用一定能量的中子、带电粒子或γ射线等照射材料，通过选择的核反应在基体中生成原来不存在的新元素，达到半导体材料的掺杂目的。目前，只有中子嬗变掺杂(NDT)得到了实际应用。此方法的原理是K.拉克－霍罗维茨于1951年提出的。1974年成功地用核反应堆热中子对区熔硅进行核嬗变掺杂，首次生产了商品的中子嬗变掺杂硅。目前中子掺杂硅单晶已成为工业产品，产量逐年增加。

中子嬗变掺杂，Neutron Transmutation Doping(NTD)：这是采用中子辐照的办法来对材料进行掺杂的一种技术。由于同位素原子在晶体中的分布是非常均匀的，而且中子在硅中的穿透深度又很大[≈100cm]，所以这种n型Si和p型Ge的掺杂非常均匀。这对于大功率半导体器件和辐射探测器件的制作是很有用的。

光子嬗变掺杂：这是采用高能光子辐照的办法来对材料进行掺杂的一种技术，由于高能的电子在硅中的衰减系数很小，故掺入的杂质浓度也有非常好的均匀度。

目前，N⁺缓冲侧层的形成可以用不同的方法。最早的PT结构是在N+的衬底上先外延一层高掺杂的N⁺缓冲层，然后再外延低掺杂的N^-漂移层。截流子存储层技术是对NPT结构的改进，它是将N型杂质从背面注入到集电集和漂移区之间。注入的尝试较浅，也可以先注入再退火，增加掺杂深度。也可以通过注氢退火形成较深的FS结构。SPT技术是利用扩散形成较深的N⁺缓冲层。而截流子存储层的形成可以在P槽注入之前进行一次N型掺杂的注入退火。也可以通过外延形成截流子存储层。

但是，PT结构通过外延形成N⁺缓冲层的工艺比较复杂，成本较高，截流子存储层结构通过注入形成的N⁺缓冲层的注入深度较低。在集电区也会有施主与集电区的受主发生补偿，降低了集电区掺杂的有效浓度，导致集电区电阻增加。SPT技术形成的N⁺掺杂的峰值是在背面表面，这样导致集电区也会有大量施主与集电区的受主发生补偿，降低了集电区掺杂的有效浓度，导致集电区电阻增加。通过注入扩散形成的截流子存储层在随后制作P槽时也会发生补偿，增加了闩锁电阻，降低了闩锁电流。通过外延形成截流子存储层的工艺比较复杂，制造成本较高。通过注入或扩散形成的N缓冲层或截流子存储层的掺杂的纵向分布不能是任意分布。

发明内容

本发明所要解决的技术问题是提供一种功率器件缓冲层或截流子存储层的制备方法，解决了现有技术中掺杂分布不均匀、掺杂深度不够和掺杂中引入杂质的技术问题。

为解决上述技术问题，本发明提供了一种功率器件缓冲层或截流子存储层的制备方法，通过中子嬗变掺杂将中子通过掩膜注入到衬底的单侧或者双侧或者通过光致嬗变掺杂将光子通过掩膜注入到衬底的单侧或者双侧，通过控制辐照剂量，使所述衬底形成具有特定浓度的缓冲层或截流子存储层。

进一步地，所述控制方法还包括通过中子嬗变掺杂将中子通过中子束扫描的方法注入到衬底的单侧或者双侧。

进一步地，所述功率器件为PIN二极管、VDMOS、IGBT或IEGT中的任一一种。

进一步地，所述功率器件的半导体材料为硅、锗、碳化硅、金刚石、砷化镓或锑化铟的任一一种。

本发明提供的功率器件缓冲层或截流子存储层的制备方法，在中子经过的路径上，由于嬗变引入了N型的杂质，通过控制中子的剂量，可以形成具有浓度的N⁺掺杂层。同时，由于中子束足够细，可以形成任何形状的掺杂分布图。

附图说明

图1为本发明实施例提供的将中子通过掩膜注入到衬底的单侧示意图；

图2为本发明实施例提供的将中子通过掩膜注入到衬底的双侧示意图；

图3为本发明实施例提供的将中子通过中子束扫描的方法注入到衬底的单侧示意图；

图4为本发明实施例提供的将中子通过中子束扫描的方法注入到衬底的双侧示意图；

图5为本发明实施例提供的通过中子束辐照形成N⁺缓冲层的示意图；

图6为本发明实施例提供的通过中子束辐照形成N⁺截流子存储层的示意图。

具体实施方式