[发明专利]非易失性存储器件以及控制该非易失性存储器件的方法

说明书

技术领域

本发明整体涉及非易失性存储器件以及用于控制该非易失性存储器件的方法，更具体地说，本发明涉及用于控制闪速存储器件中的增量阶跃脉冲编程（ISPP）操作的技术。

背景技术

半导体存储器件是构造成用于存储数据并在需要时读取所存储的数据的存储器件。一般地，半导体存储器件可以包括易失性存储器件和非易失性存储器件。

易失性存储器件在无电能供应时丢失所存储的数据。在这种易失性存储器件中，数据读取和写入速度快，但当该易失性存储器件不通电时，所存储的数据被擦除。

非易失性存储器件即使在不通电时仍然保留所存储的数据。因此，非易失性存储器件无论是否被供应电能都保存数据。

非易失性存储器件的实例可以包括：掩模型只读存储（MROM）器件、可编程只读存储（PROM）器件、可擦除可编程只读存储（EPROM）器件、电可擦除可编程只读存储（EEPROM）器件、以及闪速存储器件。

在MROM器件、PROM器件和EPROM器件中，擦除操作和写入操作不灵活，而且普通用户难以改变所存储的内容。另一方面，在EEPROM器件中可以电学地执行擦除操作和写入操作。因此，已经将EEPROM器件应用于需要不断更新的系统编程或者广泛地用作辅助存储器件。

由于闪速存储器件的集成度比常规EEPROM器件的集成度高，所以闪速存储器件在高容量的辅助存储器件的应用方面尤其有优势。在这些闪速存储器件中，NAND型闪速存储器件具有很高的集成度。

在闪速存储器件中，电学地执行数据写入操作和擦除操作。闪速存储器件的存储单元（cell）阵列包括多个模块（block，或称“块”），每个模块均包括多个页面，每个页面均包括多个存储单元。模块是用于擦除存储在存储单元阵列中的数据的最小单位。

在编程或擦除操作中，闪速存储器件利用隧道效应允许载流子穿过高能势垒，并且利用热载流子效应允许具有高动能的热载流子穿过绝缘材料。

这种编程或擦除操作是这样的因素：其限制要被记录到闪速存储单元中的数据量并导致闪速存储单元在数据写入操作中作出误操作。

另外，由于在需要高集成度的闪速存储器件的制造工艺中存在多种限制，使得闪速存储单元中可能产生缺陷。

在NAND型闪速存储器件中，当将数据写入存储单元中时，相邻存储单元的误操作或写入效果可能会改变存储单元的预先存储的裕量值水平。如果预先存储的裕量值水平被改变，则有可能降低数据的精确度。

此外，当执行编程操作时，即使在一个芯片中，对于每个页面而言模块中的编程处理速度也可能变化。在另一个芯片中，这种编程处理速度可能基于器件的制造工艺和特性而变化。

发明内容

本发明涉及如下技术：基于页面缓冲器中的编程位的计数值，提取具有最佳操作条件的增量阶跃脉冲编程（ISPP）水平以执行编程操作，从而获得单元阈值电压的最佳分布特性。

根据本发明的实施例，一种非易失性存储器件包括：页面缓冲器，其构造成在编程模式中存储编程位；增量阶跃脉冲编程（ISPP）控制单元，其构造成对存储在所述页面缓冲器中的编程位进行计数，并且响应所述编程位的计数数目来控制ISPP水平；以及ISPP驱动单元，其构造成响应由所述ISPP控制单元控制的ISPP水平来驱动ISPP电压，其中，所述ISPP电压的电平变化，以执行ISPP操作的各步骤。

所述ISPP控制单元包括：计数单元，其构造成对存储在所述页面缓冲器中的编程位进行计数；基准寄存单元，其构造成对在所述编程模式中最初存储在所述页面缓冲器中的初始编程位的计数数目进行存储；编程位寄存单元，其构造成对存储在所述页面缓冲器中的编程位的变化的计数数目进行存储，在执行所述ISPP操作的各步骤时存储在所述页面缓冲器中的编程位的数目变化；以及ISPP水平操作单元，其构造成响应所述基准寄存单元的输出信号和所述编程位寄存单元的输出信号来控制所述ISPP水平。

在所述编程模式中，所述初始编程位从数据控制单元加载到所述页面缓冲器中。

在执行所述ISPP操作的各步骤之后在所述页面缓冲器中剩余的所述编程位的变化的计数数目是数据“0”的数目。

所述编程位是数据“0”。

当所述编程位的变化的计数数目是零时，所述ISPP控制单元的操作终止。

当所述编程位的变化的计数数目不是零时，所述ISPP控制单元增加ISPP步数，以执行所述ISPP操作的下一步骤。

所述ISPP控制单元基于所述编程位的计数速度来有差异地控制所述ISPP水平。