[发明专利]半导体基板以及具有其的半导体芯片和堆叠半导体封装体

权利要求书

1.一种半导体基板，包括：

基板本体，分成装置区域和基本上在该装置区域之外的周边区域，该基板本体的一个表面基本上背对另一个表面，且该基板本体具有基本上限定在该装置区域中实质上在该一个表面上的沟槽；以及

有源层，实质上形成在该沟槽中并且由多晶硅制成。

2.一种半导体芯片，包括：

基板本体，分成装置区域和基本上在该装置区域之外的周边区域，该基板本体的一个表面基本上背对另一个表面，该基板本体具有基本上限定在该装置区域中实质上在该一个表面上的沟槽，有源层实质上形成在该沟槽中并且由多晶硅制作；

半导体装置，实质上形成在该有源层之上；以及

贯通电极，实质上穿过该基板本体的该周边区域。

3.根据权利要求2所述的半导体芯片，其中该半导体装置至少包括成像传感器、存储器半导体、系统半导体、无源装置、有源装置或传感器半导体中的任何一个。

4.根据权利要求2所述的半导体芯片，还包括：

电路图案，实质上形成在该基板本体的该一个表面和该有源层上，

其中该电路图案包括：

接合垫，实质上形成在该电路图案的第二表面之上，该电路图案的第二表面基本上背对该电路图案的第一表面，该电路图案的第一表面基本上面对该基板本体的该一个表面，并且该接合垫与该贯通电极电连接；

配线层，将该半导体装置电连接到该贯通电极；以及

介电层，实质上使该半导体装置与该配线层隔离，使该配线层彼此隔离，并且使该配线层与该接合垫隔离。

5.根据权利要求4所述的半导体芯片，其中该贯通电极实质上穿过该电路图案并且直接连接到该接合垫。

6.根据权利要求4所述的半导体芯片，其中该贯通电极仅穿过该基板本体的该周边区域、该一个表面和该另一个表面。

7.根据权利要求6所述的半导体芯片，其中该电路图案还包括电连接该贯通电极与该接合垫的附加配线层。

8.一种堆叠半导体封装体，包括：

多个半导体芯片，每一个该半导体芯片都包括半导体基板，该半导体基板包括基板本体和有源层，该基板本体分成装置区域和基本上在该装置区域之外的周边区域，该基板本体的一个表面基本上背对另一个表面，该基板本体具有基本上限定在该装置区域中实质上在该一个表面上的沟槽，有源层实质上形成在该沟槽中且由多晶硅制成；半导体装置，实质上形成在该有源层之上；以及贯通电极，穿过该基板本体的该周边区域，该多个半导体芯片堆叠为使得它们的贯通电极彼此电连接；以及

导电连接构件，电连接该堆叠半导体芯片的该贯通电极。

9.根据权利要求8所述的堆叠半导体封装体，其中每个半导体芯片的该半导体装置至少包括成像传感器、存储器半导体、系统半导体、无源装置、有源装置或传感器半导体中的任何一个。

10.根据权利要求8所述的堆叠半导体封装体，

其中每个半导体芯片还包括电路图案，该电路图案实质上形成在该基板本体的该一个表面和该有源层上，并且

其中该电路图案包括：

接合垫，实质上形成在该电路图案的第二表面之上，该电路图案的第二表面基本上背对该电路图案的第一表面，该电路图案的第一表面基本上面对该基板本体的该一个表面和该有源层，并且该接合垫与该贯通电极电连接；

配线层，将该半导体装置电连接到该贯通电极；以及

介电层，实质上使该半导体装置与该配线层隔离，使该配线层彼此隔离，并且使该配线层与该接合垫隔离。

11.根据权利要求10所述的堆叠半导体封装体，其中该贯通电极实质上穿过该电路图案且直接连接到该接合垫。

12.根据权利要求10所述的堆叠半导体封装体，其中该贯通电极仅通过该基板本体的该周边区域、该一个表面和该另一个表面。

13.根据权利要求12所述的堆叠半导体封装体，该电路图案还包括电连接该贯通电极与该接合垫的附加配线层。