[发明专利]半导体基板以及具有其的半导体芯片和堆叠半导体封装体

说明书

技术领域

本发明涉及适合用于改善吸除特性的半导体基板以及具有该半导体基板的半导体芯片和堆叠半导体封装体。

在半导体工业中，用于集成电路的封装技术不断地开发以满足对小型化和安装可靠性的要求。近来，随着在电气和电子应用中要求小型化和高性能，已经开发了各种堆叠技术。

背景技术

半导体工业中的术语“堆叠”是指至少竖直堆积两个半导体芯片或半导体封装体。在存储器装置的情况下，通过采用堆叠技术能够获得的产品的存储器容量为通过半导体集成工艺能获得的产品的存储器容量的至少两倍大。因为堆叠半导体封装体的优点不仅在于存储器容量而且还在于安装密度和安装区域利用效率，因此堆叠半导体封装体的研究和发展被加速。

作为堆叠半导体封装体的示例，提出了一种结构，其中贯通电极形成在半导体芯片中使得上半导体芯片与下半导体芯片通过该贯通电极彼此物理连接和电连接。

然而，用作贯通电极的物质，例如铜，很可能扩散到半导体芯片而导致晶体缺陷。结果，在半导体芯片中可能引发漏电流，并且晶体管的阈值电压很可能偏移，由此刷新（refresh）特性可能劣化。

为了解决此问题，提出一种方法，其中形成在贯通电极和半导体芯片之间的介电层（SiO₂）的厚度增加，使得朝着半导体芯片扩散的铜可由介电层吸除。然而，介电层不足以吸除从贯通电极扩散的铜。

发明内容

本发明的实施例涉及适合于改善吸除特性的半导体基板。

而且，本发明的实施例可涉及具有半导体基板的半导体芯片。

此外，本发明的实施例可涉及具有半导体芯片的堆叠半导体封装体。

在本发明的一个实施例中，半导体基板包括：基板本体和有源层，基板本体分成多个装置区域和基本上在装置区域之外的周边区域，基板本体的一个表面基本上背对另一个表面，并且基板本体具有基本上限定在装置区域中实质上在该一个表面上的沟槽，有源层实质上形成在沟槽中且由多晶硅制成。

在本发明的另一个实施例中，半导体芯片包括：基板本体，分成多个装置区域和基本上在装置区域之外的周边区域，基板本体的一个表面基本上背对另一个表面，基板本体具有基本上限定在装置区域中实质上在该一个表面上的沟槽，有源层实质上形成在沟槽中且由多晶硅制成；半导体装置，实质上形成在有源层之上；以及贯通电极，实质上穿过基板本体的周边区域。

半导体装置至少包括成像传感器、存储器半导体、系统半导体、无源装置、有源装置或传感器半导体中的任何一个。

半导体芯片还包括电路图案，该电路图案实质上形成在基板本体的该一个表面和有源层上，其中电路图案包括：接合垫，实质上形成在电路图案的第二表面之上，电路图案的第二表面基本上背对电路图案的第一表面，电路图案的第一表面基本上面对基板本体的该一个表面和有源层，并且接合垫与贯通电极电连接；配线层，将半导体装置电连接到贯通电极；以及介电层，实质上使半导体装置与配线层隔离，使配线层彼此隔离，并且使配线层与接合垫隔离。

贯通电极可实质上穿过电路图案且直接连接到接合垫。

与此不同，贯通电极可仅通过基板本体的周边区域、该一个表面和该另一个表面。在此情况下，电路图案还包括电连接贯通电极与接合垫的附加配线层。

在本发明的另一个实施例中，堆叠半导体封装体包括：多个半导体芯片，每一个半导体芯片都包括半导体基板，该半导体基板包括基板本体和有源层，该基板本体分成多个装置区域和基本上在该装置区域之外的周边区域，基板本体的一个表面基本上背对另一个表面，基板本体具有基本上限定在装置区域中实质上在该一个表面上的沟槽，有源层实质上形成在沟槽中且由多晶硅制成；半导体装置，实质上形成在有源层之上；以及贯通电极，穿过基板本体的周边区域，多个半导体芯片堆叠为使得它们的贯通电极彼此电连接；以及导电连接构件，电连接堆叠的半导体芯片的贯通电极。

每个半导体芯片的半导体装置至少包括成像传感器、存储器半导体、系统半导体、无源装置、有源装置或传感器半导体中的任何一个。

每个半导体芯片还包括电路图案，该电路图案实质上形成在该基板本体的该一个表面和该有源层上，并且其中该电路图案包括：接合垫，实质上形成在电路图案的第二表面之上，电路图案的第二表面基本上背对电路图案的第一表面，电路图案的第一表面基本上面对基板本体的该一个表面和有源层，且接合垫与贯通电极电连接；配线层，将半导体装置电连接到贯通电极；以及介电层，实质上使半导体装置与配线层隔离，使配线层彼此隔离，并且使配线层与接合垫隔离。

贯通电极可实质上穿过电路图案且直接连接到接合垫。