[发明专利]3D NAND存储器以及制作方法

权利要求书

1.一种3DNAND存储器，其特征在于，包括均呈多层排布的存储阵列与控制栅电路，各层的控制栅电路电性连接至同层的存储阵列，实现对各层存储阵列的选中；

各层的所述控制栅电路由相同数目的晶体管串联而成，控制栅电路的所有晶体管的栅极电性连接至控制线，所述控制线的数目与每层控制栅电路所包含晶体管的数目相同，位于同层控制栅电路上的不同晶体管的栅极电性连接在不同的控制线上。

2.如权利要求1所述的三维NAND存储器，其特征在于，所述控制栅电路由MOS晶体管组成。

3.如权利要求2所述的三维NAND存储器，其特征在于，各层控制栅电路中的MOS晶体管均呈相同的阵列排布，并且下层控制栅电路中的MOS晶体管位于上层控制栅电路中对应MOS晶体管的正下方。

4.如权利要求3所述的三维NAND存储器，其特征在于，位于不同层但处于阵列相同位置的MOS晶体管栅极相连至同一控制线。

5.如权利要求2所述的三维NAND存储器，其特征在于，所述控制栅电路所包含的MOS晶体管包括正阈值电压晶体管和负阈值电压晶体管，且两种MOS晶体管在不同层中的组合方式各不相同。

6.如权利要求5所述的三维NAND存储器，其特征在于，所述正阈值电压晶体管和负阈值电压晶体管的阈值电压数值相同，正负相反。

7.如权利要求2所述的三维NAND存储器，其特征在于，在控制栅电路所在的区域，形成有贯穿各层控制栅电路的通孔；各层控制栅电路在位于所述通孔的两侧处均形成有源区和漏区，所述通孔内填充有栅介质层、栅材料层，并与各层的源区与漏区共同构成位于各层的所述晶体管。

8.如权利要求2所述的三维NAND存储器，其特征在于，所述存储阵列的层数为2^m，所述控制线的数目不超过2m，其中m为正整数。

9.如权利要求1所述的三维NAND存储器，其特征在于，另包括位于存储阵列上方的顶层选择栅、位于顶层选择栅上方的字线、位于存储阵列下方的底层选择栅，及位于底层选择栅下方的源线。

10.一种三维NAND存储器的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底至少分为存储区域与控制栅区域；

在所述半导体衬底上形成多层叠层结构，每一叠层结构包括电介质层及位于电介质层上方的多晶硅层；在控制栅区域，每一多晶硅层内掺杂形成间隔分布的源区与漏区；

形成贯穿所述多层叠层结构的通孔，其中，形成在控制栅区域的所述通孔位于所述源区与漏区之间；

对于形成在控制栅区域的所述通孔，在其侧壁形成栅介质层，而后向该通孔内填充栅极材料，所述栅极材料、栅介质层与形成在各层的所述源区、漏区分别构成晶体管；对于形成在存储区域的所述通孔，对其进行填充，形成位于各层的存储单元。

11.如权利要求10所述的三维NAND存储器的制作方法，其特征在于，形成所述多层叠层结构前，所提供的半导体衬底的所述存储区域内已形成有源线与底层选择栅；形成所述存储单元后，在存储区域形成顶层选择栅及位于顶层选择栅上方的字线。

12.如权利要求10所述的三维NAND存储器的制作方法，其特征在于，在所述半导体衬底上形成的所述叠层结构不超过八层。

13.如权利要求12所述的三维NAND存储器的制作方法，其特征在于，在对所述叠层结构内的通孔进行处理以形成所述存储单元与位于控制栅区域的所述晶体管后，再次顺次执行形成多层叠层结构、形成贯穿所述多层叠层结构的通孔以及形成所述存储单元与位于控制栅区域的所述晶体管的步骤。

14.如权利要求10所述的三维NAND存储器的制作方法，其特征在于，在控制栅区域的所述通孔的侧壁形成栅介质层的方法为热氧化法。

15.如权利要求10所述的三维NAND存储器的制作方法，其特征在于，所述通孔的直径范围为20~100nm。

16.如权利要求10所述的三维NAND存储器的制作方法，其特征在于，所述存储器为SONOS型闪存存储器。

17.如权利要求16所述的三维NAND存储器的制作方法，其特征在于，存储区域的通孔的直径大于控制栅区域的通孔的直径。