[发明专利]一种源漏双外延层的形成方法有效
| 申请号： | 201210356120.6 | 申请日： | 2012-09-20 |
| 公开（公告）号： | CN103681258A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 卜伟海;谢欣云 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 源漏双 外延 形成 方法 | ||
1.一种源漏双外延层的形成方法，包括：
提供半导体衬底，所述半导体衬底上至少包含第一栅极结构和第二栅极结构；
蚀刻所述第二栅极结构两侧的衬底，以在所述第二栅极结构两侧形成凹陷；
在所述凹陷内和所述第一栅极结构两侧的源漏上外延生长第一半导体材料，以在所述第二栅极结构两侧形成第二抬升源漏；
在所述衬底上沉积外延阻挡层，以覆盖所述第一栅极结构及源漏区、所述第二栅极结构及所述第二抬升源漏；
蚀刻去除所述第一栅极结构及两侧源漏上的外延阻挡层，以露出所述第一半导体材料；
蚀刻去除露出的所述第一半导体材料，以露出所述衬底；
在所述第一栅极结构两侧的源漏区上外延生长第二半导体材料，以形成第一抬升源漏；
去除剩余的所述外延阻挡层，以露出所述第二栅极结构以及第二抬升源漏。
2.根据权利要求1所述的方法，其特征在于，在所述第一栅极结构以及源漏区上形成掩膜层，进而蚀刻所述第二栅极结构的两侧的半导体衬底，形成凹陷。
3.根据权利要求1所述的方法，其特征在于，在所述第二栅极结构以及第二抬升源漏上形成掩膜层，进而蚀刻去除所述第一栅极结构及两侧源漏区上的外延阻挡层。
4.根据权利要求2或3所述的方法，其特征在于，所述掩膜层为光刻胶层。
5.根据权利要求1所述的方法，其特征在于，所述外延阻挡层为二氧化硅、氮化硅和低K介质材料中的一种。
6.根据权利要求1所述的方法，其特征在于，所述第一半导体材料层选择与所述衬底具有高蚀刻选择比的材料。
7.根据权利要求1所述的方法，其特征在于，所述半导体衬底为Si，所述第一半导体材料层为SiGe。
8.根据权利要求1所述的方法，其特征在于，在外延生长所述第一半导体材料时进行原位掺杂。
9.根据权利要求1所述的方法，其特征在于，所述第二半导体材料为Si或者SiC。
10.根据权利要求1所述的方法，其特征在于，在外延生长所述第二半导体材料时进行原位掺杂。
11.根据权利要求1所述的方法，其特征在于，所述第一栅极结构和第二栅极结构中具有间隙壁。
12.根据权利要求1所述的方法，其特征在于，所述凹陷为“∑”形凹陷。
13.根据权利要求1所述的方法，其特征在于，所述第一栅极以及两侧源漏区为NMOS的组成部分，相应地，所述第二栅极以及两侧源漏区为PMOS的组成部分。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210356120.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种功率器件缓冲层或截流子存储层的制备方法
- 下一篇：一种标准灯具
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
