[发明专利]一种源漏双外延层的形成方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种源漏双外延层的形成方法。

背景技术

在制备半导体器件时往往需要在半导体衬底的不同区域外延生长两种不同的半导体材料，例如常常需要在NMOS和PMOS的源漏外延生长两种不同的半导体材料，而目前在NMOS和PMOS的源漏外延生长两种不同的半导体材料时往往需要形成两次外延阻挡层，具体的方法为：提供一半导体衬底，所述衬底上具有NMOS和PMOS的源漏区以及栅极，为了在NMOS上形成一种半导体材料，需要在NMOS和PMOS的源漏上沉积形成外延阻挡层，然后蚀刻去除所述NMOS源漏以及栅极上的外延阻挡层，在NMOS区域外延生长半导体材料I；然后去除PMOS上的外延阻挡层至所述衬底，接着在NMOS和PMOS的源漏以及栅极上沉积第二外延阻挡层，蚀刻所述PMOS上的第二外延阻挡层，保留NMOS上的第二外延阻挡层作为保护层，在所述PMOS上方外延生长半导体材料II，外延生长后再蚀刻去除所述NMOS上的第二外延阻挡层。因此在该制备过程中需要在所述NMOS和PMOS的源漏上沉积两次外延阻挡层，两次形成的外延阻挡层都需要通过刻蚀打开，而且在其阻挡作用完成后需要去除，给整个工艺带来一些不必要的步骤。同时，目前半导体器件中栅极的制备也都需要执行一个单独的步骤，以在栅极两侧形成间隙壁，导致步骤更加繁琐。

目前在半导体衬底的不同区域外延生长两种不同的半导体材料的工艺步骤非常繁琐，增加很多不必要的步骤，效率低，因此需要对目前的方法进行改进。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种源漏双外延层的形成方法，包括：

提供半导体衬底，所述半导体衬底上至少包含第一栅极结构和第二栅极结构；

蚀刻所述第二栅极结构两侧的衬底，以在所述第二栅极结构两侧形成凹陷；

在所述凹陷内和所述第一栅极结构两侧的源漏上外延生长第一半导体材料，以在所述第二栅极结构两侧形成第二抬升源漏；

在所述衬底上沉积外延阻挡层，以覆盖所述第一栅极结构及源漏区、所述第二栅极结构及所述第二抬升源漏；

蚀刻去除所述第一栅极结构及两侧源漏上的外延阻挡层，以露出所述第一半导体材料；

蚀刻去除露出的所述第一半导体材料，以露出所述衬底；

在所述第一栅极结构两侧的源漏区上外延生长第二半导体材料，以形成第一抬升源漏；

去除剩余的所述外延阻挡层，以露出所述第二栅极结构以及第二抬升源漏。

作为优选，在所述第一栅极结构以及源漏区上形成掩膜层，进而蚀刻所述第二栅极结构的两侧的半导体衬底，形成凹陷。

作为优选，在所述第二栅极结构以及第二抬升源漏上形成掩膜层，进而蚀刻去除所述第一栅极结构及两侧源漏区上的外延阻挡层。

作为优选，所述掩膜层为光刻胶层。

作为优选，所述外延阻挡层为二氧化硅、氮化硅和低K介质材料中的一种。

作为优选，所述第一半导体材料层选择与所述衬底具有高蚀刻选择比的材料。

作为优选，所述半导体衬底为Si，所述第一半导体材料层为SiGe。

作为优选，在外延生长所述第一半导体材料时进行原位掺杂。

作为优选，所述第二半导体材料为Si或者SiC。

作为优选，在外延生长所述第二半导体材料时进行原位掺杂。

作为优选，所述第一栅极结构和第二栅极结构中具有间隙壁。

作为优选，所述凹陷为“∑”形凹陷。

作为优选，所述第一栅极以及两侧源漏区为NMOS的组成部分，相应地，所述第二栅极以及两侧源漏区为PMOS的组成部分。

本发明提供的形成源漏双外延层的方法中，先进行光刻打开PMOS区域，对PMOS区域进行凹陷源漏刻蚀，然后去掉光刻胶，在NMOS/PMOS源漏同时生长外延SiGe，再淀积外延阻挡层，光刻刻蚀将NMOS区域的外延阻挡层和SiGe外延层去掉，然后外延Si或SiC，最后去掉外延阻挡层。本发明所述方法利用SiGe与Si的刻蚀选择比，可以控制将NMOS区域的SiGe刻蚀掉并停止于硅表面，只需要形成一次外延阻挡层，简化工艺步骤。在NMOS和PMOS源漏区外延时，还可以分别对NMOS和PMOS源漏分别进行原位掺杂，有利于源漏结掺杂分布优化。