[发明专利]测试探针对准控制的方法

说明书

技术领域

本发明涉及对准探针和晶圆接触件的系统和方法。

背景技术

半导体集成电路(IC)产业经历快速增长。在IC发展的过程中，当几何尺寸(即，使用制造工艺可制造的最小的部件(或线))减小时，功能密度(即，每芯片面积的互连器件的数目)通常会增大。这种按比例缩小的工艺通常会提供提高生产效率和降低相关成本的利益。这种按比例缩小同样也增加了加工和制造IC的复杂性，而且，对将要实现的这些改进来说，还需要IC制造方面的相似发展。

例如，晶圆测试是其中一个具有改进空间的制造领域，晶圆测试是用于确定器件性能和制造缺陷的机制。在切割(从半导体晶圆去除诸如芯片的电路元件)之前，对测试结构和位于晶圆上的功能器件进行电性能方面的评价。晶圆测试系统通常利用探针卡建立与晶圆上的测试焊盘的稳定电连接。探针和晶圆测试焊盘的不对准影响测试结果并可对探针卡、晶圆、IC产生损坏，并且造成产量损失。目前的探针对准方法需要操作者目测检查探针和焊盘之间的接触。如果探针和晶圆没有适当地对准，则从晶圆去除探针卡，对其校正并再次应用。

尽管限定测试操作者的任职资格，但是仍存在效率低和潜在的失误。此外，朝着更小器件和更大晶圆的发展可能增加对准时间并导致人类操作者在没有高昂费用的显微检查工具下不能目测对准部件的境况。因此虽然目前的晶圆测试方法已经提供积极的结果，但是他们并不能在各方面都尽如人意。需要对准机制方面的改进，因为它们具有提高效率、减小晶圆损坏并实现先进技术的测试的可能性。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：在晶圆测试系统接收包括多个对准焊盘的晶圆；在所述晶圆测试系统接收包括多个探测点的探针卡；接收历史偏差校正；基于所述历史偏差校正确定所述探针卡相对于所述晶圆的方位值；以及使用所述方位值将所述探针卡对准至所述晶圆，其中所述对准是试图使所述多个探测点中的第一探测点与所述多个对准焊盘中的第一对准焊盘接触。

在上述方法中，其中，基于所述晶圆、与所述晶圆相关的设计、所述探针卡和所述晶圆测试系统中的至少一个的特征进一步确定所述方位值。

在上述方法中，其中，所述方位值的确定包括多元回归模型分析、多元方差分析和偏最小二乘回归分析中的至少一种。

在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正。

在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述晶圆是第一晶圆并且所述多个对准焊盘是多个第一对准焊盘，所述方法还包括：在所述晶圆测试系统接收包括多个第二对准焊盘的第二晶圆；基于更新的历史偏差校正确定所述探针卡相对于所述第二晶圆的第二方位值；使用所述第二方位值对准所述探针卡至所述第二晶圆，其中所述对准是试图使所述第一探测点与所述多个第二对准焊盘的第二对准焊盘接触；以及利用对准的探针卡实施所述第二晶圆的电测试。

在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征。

在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征，其中，所述电特征是所述第一对准焊盘和所述多个对准焊盘的第二对准焊盘之间的低电阻连接。

在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征，其中，所述电特征是所述第一对准焊盘和所述多个对准焊盘的第二对准焊盘之间的低电阻连接，其中，所述低电阻连接具有小于20Ω的电阻。