[发明专利]一种CPU模块地址和数据总线的故障检测方法

权利要求书

1. 一种CPU模块地址和数据总线的故障检测方法，其特征在于：该测试方法的步骤如下：

1）.将CPU的IO口线全部设置为低电平输出状态；

2）.向CPU片外扩展RAM的连续地址范围依次置高每一根数据线写入数据，CPU从片外扩展的RAM的上述连续地址中读取写入的数据，判断读取的数据和写入的数据是否相同，如果全部都相同，则进入步骤3），如果不全部相同则说明在CPU模块的访问控制线、数据总线、IO口线中存在短路断路故障； 

3）. 依次置高CPU片外扩展的RAM的每一根地址线，向其写入低位不同且其余高位为0的不同数据，并进行读回验证，如果读取的数据与写入的数据全部相同，则进入步骤4），如果不全相同，则说明在CPU模块的地址总线、IO口线中存在短路断路故障；

4）.依次置高CPU片外扩展的RAM的每一根地址线，向其写入高位不同且其余低位为0的不同数据，并进行读回验证，如果读取的数据与写入的数据不全相同，则说明在CPU模块的地址总线、IO口线中存在短路断路故障。

2.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法，其特征在于：所述步骤2）中连续地址范围是指地址为0至（N_D-1），N_D为CPU数据总线宽度。

3.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法，其特征在于：所述的步骤3）中写入的数据是低（N_D/2）位不同且其余高位为0的不同数据，其中N_A为CPU模块地址总线宽度。

4.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法，其特征在于：所述的步骤4）中写入的数据是高（N_D/2）位不同且其余低位为0的不同数据，其中N_D为CPU模块数据总线宽度。

5.根据权利要求1所述的CPU模块地址和数据总线的故障检测方法，其特征在于：所述步骤1）中将CPU的IO口线全部设置为低电平的输出状态是为了将短路的数据和地址线电平固定为低电平，使与IO口线搭连的地址和数据线被拉低，从而识别出数据写入和读取时出现的错误。

6. 根据权利要求1所述的CPU模块地址和数据总线的故障检测方法，其特征在于：所述步骤3）和步骤4）之间的顺序是可以调换的。