[发明专利]一种CPU模块地址和数据总线的故障检测方法

说明书

术领域

本发明涉及一种CPU模块地址和数据总线的故障检测方法，属于电子产品制造技术领域。

背景技术

随着自动化水平的提高，各种基于嵌入式计算机技术的自动化设备应用越来越广泛。为了提高研发效率和节约生产成本，自动化设备的控制核心通常会被模块化，形成通用的主控单元部件，即CPU模块，用于各种功能不同的自动化设备中。CPU模块是运算核心，其它应用、驱动、接口等功能再由外围功能扩展电路板来实现。CPU模块硬件最基本的部分包括处理器和基于总线扩展的片外存储器，此外还有引到模块接口上的IO口线。复用的IO口线既可做为IO输入输出信号线，也可通过CPU配置为串口、USB、模数转换等功能信号线，其具体应用功能由外围功能扩展电路板和程序软件决定。如图1所示，CPU模块将处理器和片外存储器和必要的电源、时钟电路设计在一块硬件电路板上并通过接插件引出CPU的IO口线等各种外设资源。

在CPU模块的大批量生产过程中，需要快速的对新模块进行生产测试，主要目的是为了检测出在制板、焊接过程中发生的短路、断路等硬件问题。特别是BGA封装的CPU形式，总线排序没有规律，其焊接问题也难以通过肉眼观察发现。以往通过相邻地址和数据信号线通断关系的测试，难以适应这种无序的布线方式。同时，依据前述对CPU模块结构的介绍，模块测试最核心的是IO口线、地址和数据总线的故障检测。目前已有文献和资料，没有一个通用的、能快速和可靠的检测地址和数据总线质量问题的方法。

发明内容

本发明的目的是提供一种CPU模块地址总线和数据总线的故障检测方法，以解决目前通过相邻地址和数据总线通断关系的检测方法无法对布线无序的CPU模块地址和数据总线进行检测的问题。

本发明为解决上述技术问题而提供一种CPU模块地址和数据总线的故障检测方法，该检测方法的步骤如下：

1）.将CPU的IO口线全部设置为低电平输出状态；

2）.向CPU片外扩展RAM的连续地址范围依次置高每一根数据线写入数据，CPU从片外扩展的RAM的上述连续地址中读取写入的数据，判断读取的数据和写入的数据是否相同，如果全部都相同，则进入步骤3），如果不全部相同则说明在CPU模块的访问控制线、数据总线、IO口线中存在短路断路故障； 

3）. 依次置高CPU片外扩展的RAM的每一根地址线，向其写入低位不同且其余高位为0的不同数据，并进行读回验证，如果读取的数据与写入的数据全部相同，则进入步骤4），如果不全相同，则说明在CPU模块的地址总线、IO口线中存在短路断路故障；

4）.依次置高CPU片外扩展的RAM的每一根地址线，向其写入高位不同且其余低位为0的不同数据，并进行读回验证，如果读取的数据与写入的数据不全相同，则说明在CPU模块的地址总线、IO口线中存在短路断路故障。

所述步骤2）中连续地址范围是指地址为0至（N_D-1），N_D为CPU数据总线宽度。

所述的步骤3）中写入的数据是低（N_D/2）位不同且其余高位为0的不同数据，其中N_A为CPU模块地址总线宽度。

所述的步骤4）中写入的数据是高（N_D/2）位不同且其余低位为0的不同数据，其中N_D为CPU模块数据总线宽度。

所述步骤1）中将CPU的IO口线全部设置为低电平的输出状态是为了将短路的数据和地址线电平固定为低电平，使与IO口线搭连的地址和数据线被拉低，从而识别出数据写入和读取时出现的错误。

所述步骤3）和步骤4）之间的顺序是可以调换的。

本发明的有益效果是: 本发明通过向RAM的连续地址范围依次置高一根数据线写入数据再读回验证，用于检测CPU的数据总线短路和断路情况；依次置高一根地址线向RAM写入低位不同且其余高位为0的不同数据，读回验证；然后换成高位不同且其余低位为0的数据做相同测试，用于检测CPU的地址总线短路断路情况以及地址总线与数据总线之间的短路情况。此方法能够快速和可靠的检测CPU模块在大规模生产过程可能出现的制板和焊接问题。

附图说明

图1是CPU模块的基本结构框图；

图2是本发明的CPU模块生产测试系统的示意图；

图3是本发明的CPU模块地址和数据总线的故障检测方法的电路示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明。