[发明专利]同时填充及平坦化不同尺寸深沟槽的方法有效
申请号: | 201210367905.3 | 申请日: | 2012-09-28 |
公开(公告)号: | CN103035486A | 公开(公告)日: | 2013-04-10 |
发明(设计)人: | 刘继全;钱志刚;成鑫华 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/316 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 孙大为 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 同时 填充 平坦 不同 尺寸 深沟 方法 | ||
1.一种同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,包括以下步骤:
步骤一、在硅基板上淀积一层或数层氧化膜或氮化膜的组合体,作为阻挡层;
步骤二、淀积光刻胶,显影后刻蚀氧化膜或氮化膜的组合体,露出后续流程需要刻蚀深沟槽的硅衬底;
步骤三、去除光刻胶,然后利用氧化膜或氮化膜的组合体作为阻挡层,刻蚀出具有不同深宽比的深沟槽的图形;
步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜;
步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除,从而降低深沟槽的深宽比;
步骤六、进行连续几轮的氧化膜淀积和化学机械研磨,直至将不同尺寸的深沟槽均填满。
2.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤一中,所述氧化膜和/或氮化膜的厚度为1000~5000埃,其采用LPCVD工艺、或PECVD工艺淀积。
3.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤二中,所述氧化膜或氮化膜刻蚀宽度为1~100微米;深度以硅损失小于100埃为优选,所述方法采用干法或湿法刻蚀工艺。
4.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤三中,深沟槽由干法刻蚀方法产生,深度为1~100微米,深沟槽宽度为1~10微米。
5.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤四中,所述深沟槽的填充采用常压或低压化学气相淀积生长工艺,生长厚度为1000~10000埃,一般填充厚度为深沟槽深度的1/2到1/5。
6.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤五中,化学机械研磨所使用的研磨液为前步淀积的氧化膜相对阻挡层具有高选择比的研磨液。
7.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤六中,所述氧化膜厚度为1000~10000A,膜质与生长方式与步骤四所述氧化膜相同。
8.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤六中,所述氧化膜厚度为1000~10000A,膜质与生长方式可以与步骤四所述氧化膜相同,或优选翘曲度与步骤四中相反的膜质。
9.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤六中,后续的氧化膜淀积和化学机械研磨的轮次为2~10次,以实际开口尺寸以及厚度淀积的能力为判断标准。
10.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,所述步骤四中台阶覆盖能力较好的氧化膜为高密度等离子体HDP或低压高温氧化膜HTO;所述步骤三中深沟槽深度为50~80微米,深沟槽宽度为1~5微米。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210367905.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造