[发明专利]同时填充及平坦化不同尺寸深沟槽的方法

说明书

技术领域

本发明涉及一种半导体集成电路中半导体工艺方法。 

背景技术

在现今的半导体应用中已出现了越来越多的需使用深沟槽结构来实现功能的器件，而对于一些特殊器件，如光分路器等，会在硅片上同时存在一些开口尺寸不一的深沟槽，开口尺寸从0.8微米到100微米，深度从2微米至10微米。高宽比变化很大，从0.02到12.5。此类器件的不同尺寸的深沟槽不但需要将其填充完满，不留空洞，而且由于填充薄膜较传统工艺更厚，从2微米~5微米不等，会使用化学机械研磨的方式来保证开不等口尺寸不等的深沟槽的面内填充均一性。因此，对于薄膜沉积和化学机械研磨，都会具有较大的挑战和难度。 

传统方法是采用化学气相沉积（CVD）的方式将沟槽填满，若深宽比较大，会采用回刻的方式（etch back）将沟槽顶部的开口放大，然后继续填充，但是对于大开口的深沟槽，则会导致底部同时被刻蚀，因此导致无法填充大开口沟槽。 

发明内容

本发明所要解决的技术问题是提供一种同时填充及平坦化不同尺寸深沟槽的方法，它可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。 

为了解决以上技术问题，本发明提供了一种同时填充及平坦化不同尺寸深沟槽的方法，包括以下步骤：步骤一、在硅基板上淀积一层或数层氧化膜或氮 化膜的组合体，作为阻挡层；步骤二、淀积光刻胶，显影后刻蚀氧化膜或氮化膜的组合体，露出后续流程需要刻蚀深沟槽的硅衬底；步骤三、去除光刻胶，然后利用氧化膜或氮化膜的组合体作为阻挡层，刻蚀出具有不同深宽比的深沟槽的图形；步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜；步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除，从而降低深沟槽的深宽比；步骤六、进行连续几轮的氧化膜淀积和化学机械研磨，直至将不同尺寸的深沟槽均填满。 

本发明的有益效果在于：可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。 

步骤一中，所述氧化膜和/或氮化膜的厚度为1000~5000埃，其采用LPCVD工艺、或PECVD工艺淀积。 

步骤二中，所述氧化膜或氮化膜刻蚀宽度为1～100微米；深度以硅损失小于100埃为优选，所述方法采用干法或湿法刻蚀工艺。 

步骤三中，深沟槽由干法刻蚀方法产生，深度为0~10微米，尺寸为1~100微米。 

步骤四中，所述深沟槽的填充采用常压或低压化学气相淀积生长工艺，生长厚度为1000~10000埃，一般填充厚度为深沟槽深度的1/2到1/5，优选1/3。 

步骤五中，化学机械研磨所使用的研磨液为前步淀积的氧化膜相对阻挡层具有高选择比的研磨液。 

步骤六中，所述氧化膜厚度为1000~10000A，膜质与生长方式可以与步骤四所述氧化膜相同，亦可不同，优选翘曲度与步骤四中相反的膜质。 

步骤六中，后续的氧化膜淀积和化学机械研磨的轮次为2～10次，以实际 开口尺寸以及厚度淀积的能力为判断标准。 

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。 

图1是硅衬底示意图； 

图2是在硅衬底上淀积阻挡层的示意图； 

图3是在阻挡层上淀积光阻的示意图； 

图4是曝光步骤的示意图； 

图5是显影后刻蚀阻挡层的示意图； 

图6是刻蚀处开口大小不一的深沟槽的示意图； 

图7是在深沟槽中填充氧化物的示意图； 

图8是化学机械研磨将小开口沟槽深宽比降低的示意图； 

图9是进行第二甚至第三轮的填充，直至将沟槽填满的示意图。 

附图标记说明： 

1为硅衬底，2为氧化物或氮化物的组合体所构成的阻挡层,3为光阻（PR），4为填充沟槽的氧化物 

具体实施方式

本发明采用了一种新型的工艺流程，即在硅衬底上先淀积一层氧化膜和氮化膜的组合来作为阻挡层（hardmask），然后通过光刻和刻蚀形成深沟槽之后，先填充一层台阶覆盖能力较好的氧化层，然后用化学机械研磨的方式将位于阻挡层上方的氧化膜去除，如此可以有效降低深沟槽的高宽比，然后再进行后续轮次的淀积和研磨，直至将深沟槽填满。该方法不仅可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。