[发明专利]循环右移累加基的DTMB中LDPC编码器和编码方法

权利要求书

1.一种适合于DTMB标准采用的3种不同码率QC-LDPC码的编码器，QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，通过行列交换变换成近似下三角形状H_ALT，u反映了H_ALT与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t=a+c，3种不同码率η分别是0.4、0.6、0.8，对于这3种不同码率QC-LDPC码，均有t=59和b=127，3种不同码率对应的参数a分别是24、36、48，3种不同码率对应的参数c分别是35、23、11，3种不同码率对应的参数u分别是3、2、2，校验矩阵H对应码字v=(p,s)，H的前c块列对应的是校验向量p，后a块列对应的是信息向量s，以b比特为一段，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，H_ALT对应码字v_ALT=(p_ALT,s)，p_ALT=(p_y,p_x)，对于η=0.4，p_x=(p_c-1,p_c,p₁)，p_y=(p₂,p₃,…,p_c-2)，对于η=0.6和0.8，p_x=(p_c-1,p_c)，p_y=(p₁,p₂,…,p_c-2)，以b比特为一段，v_ALT被等分为t段，即v_ALT=(v₁,v₂,…,v_t)，其特征在于，所述编码器包括以下部件：

控制器，控制信息向量的输入、码字的输出和其它部件的运行；

向量存储器,用于存储向量q和码字v_ALT，其空间用v_ALT的码段v₁,v₂,…,v_t来标识；

循环右移表，用于存储矩阵H_zero中所有循环矩阵的循环右移位数和所在的块列号，其中，H_zero是将H_ALT中下三角矩阵T的对角线和整个矩阵D清零得到的；

循环右移累加器，用于计算向量q和部分校验向量p_y；

并行循环左移累加器，用于计算部分校验向量p_x。

2.如权利要求1所述的编码器，其特征在于，所述矩阵H_ALT是对校验矩阵H进行行列交换的结果，行列交换的过程如下：

首先，将H中的所有置换矩阵循环右移126位；

然后，将H首块行移至H的最下方作为末块行；

最后，对于η=0.4，将H首块列移至第35块列之后作为新的第35块列，对于η=0.6和0.8，无此步骤。

3.如权利要求1所述的编码器，其特征在于，所述循环右移累加器主要由循环右移器和累加器组成，循环右移器对输入的码段循环右移若干位，所得结果与累加器累加，重复上述操作多次，运算完毕后，累加器的内容存储到向量存储器空间中，向量存储器空间v₁~v_c-u中存储的数据构成了部分校验向量p_y，v_c-u+1~v_c中存储的数据构成了向量q。