[发明专利]内存控制器以及内存系统

权利要求书

1.一种内存控制器，包括：

一第一电压节点，耦接于一第一电压；

一第二电压节点，耦接于一第二电压；

一输入/输出接脚；

一驱动器电路，耦接该输入/输出接脚，用以提供一写入信号至该输入/输出接脚；

一终端电阻器，耦接于该输入/输出接脚与该第一电压节点之间；以及

一输入缓冲器，耦接该输入/输出接脚，用以读取来自该输入/输出接脚之一读取信号；

其中，没有终端电阻耦接于该输入/输出接脚与该第二电压节点之间。

2.如权利要求1所述之内存控制器，更包括一电压源；

其中，该输入缓冲器具有耦接该输入/输出接脚之一正输入端以及耦接该电压源之一负输入端。

3.如权利要求2所述之内存控制器，其中，该第一电压为该内存控制器之一操作电压，且该电压源提供之一电压大于该内存控制器之该操作电压的一半。

4.如权利要求3所述之内存控制器，其中，该第二电压为该内存控制器之一接地电压，且该电压源耦接于该输入缓冲器之该负输入端与该第二电压节点之间。

5.如权利要求2所述之内存控制器，其中，该第一电压为该内存控制器之一接地电压，且该电压源提供之一电压小于该内存控制器之一操作电压的一半。

6.如权利要求5所述之内存控制器，其中，该第二电压为该内存控制器之一操作电压，且该电压源耦接于该输入缓冲器之该负输入端与该第二电压节点之间。

7.如权利要求1所述之内存控制器，其中，该终端电阻器为一伪开漏极终端器（pseudo open drain terminator）。

8.如权利要求1所述之内存控制器，其中，该终端电阻器之电阻值等于60Ω。

9.一种内存系统，包括：

一内存控制器，封装在一第一晶粒中，该内存控制器包括：

一第一电压节点，耦接于一第一电压；

一第二电压节点，耦接于一第二电压；

一第一输入/输出接脚；

一第一驱动器电路，耦接该第一输入/输出接脚，用以提供一写入信号至该第一输入/输出接脚；

一第一终端电阻器，耦接于该第一输入/输出接脚与该第一电压节点之间；以及

一第一输入缓冲器，耦接该第一输入/输出接脚，用以读取来自该第一输入/输出接脚之一读取信号；

其中，没有终端电阻耦接于该第一输入/输出接脚与该第二电压节点之间；以及

一内存装置，封装在一第二晶粒中，包括：

一第二输入/输出接脚，耦接该第一输入/输出接脚；

一内存数组，用以储存数据；

一控制电路，用以自该内存数组读取数据以产生读取信号，以及根据来自该内存控制器之写入信号将数据写入至该内存数组；

一第二驱动器电路，耦接该第二输入/输出接脚，用以驱动该读取信号，并将驱动后之该读取信号通过该第二输入/输出接脚提供至该第一输入/输出接脚；以及

一第二输入缓冲器，耦接该第二输入/输出接脚，用以读取来自该第二输入/输出接脚之该写入信号，且将该写入信号缓冲输出至该控制电路。

10.如权利要求9所述之内存系统，其中，该内存控制器更包括一电压源；

其中，该第一输入缓冲器具有耦接该第一输入/输出接脚之一正输入端以及耦接该电压源之一负输入端。

11.如权利要求10所述之内存系统，其中，该第一电压为该内存控制器之一操作电压，且该电压源提供之一电压大于该内存控制器之该操作电压的一半。

12.如权利要求11所述之内存系统，其中，该第二电压为该内存控制器之一接地电压，且该电压源耦接于该输入缓冲器之该负输入端与该第二电压节点之间。

13.如权利要求10所述之内存系统，其中，该第一电压为该内存控制器之一接地电压，且该电压源提供之一电压小于该内存控制器之一操作电压的一半。

14.如权利要求13所述之内存系统，其中，该第二电压为该内存控制器之一操作电压，且该电压源耦接于该输入缓冲器之该负输入端与该第二电压节点之间。