[发明专利]半导体装置

说明书

技术领域

本发明涉及一种使用绝缘栅极型场效应晶体管的半导体装置。

背景技术

近年来，作为兼有多晶硅或微晶硅所具有的高迁移率和非晶硅所具有的均匀的元件特性的新颖的半导体材料，被称为氧化物半导体的呈现半导体特性的金属氧化物引人注目。金属氧化物用于多种用途，例如作为众所周知的金属氧化物的氧化铟被用于液晶显示装置等中的透明电极材料。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，并且已知将上述呈现半导体特性的金属氧化物用于沟道形成区域的晶体管（专利文献1以及专利文献2）。

[专利文献1]日本专利申请公开2007-123861号公报

[专利文献2]日本专利申请公开2007-96055号公报

因为由具有非晶硅或氧化物半导体的晶体管构成的半导体显示装置能够对应第五代（横向1200mm×纵向1300mm）以上的玻璃衬底，所以有生产率高且成本低的优点。当面板大型化时，在半导体显示装置的像素部中，与多个像素连接的被称为总线的布线，例如扫描线及信号线等的负荷增大。因此，对扫描线及信号线供应电位的驱动电路需要高电流供应能力，所以有如下趋势：随着面板的大型化，构成驱动电路的晶体管，特别是位于输出一侧的晶体管的尺寸根据其电特性增大。

当上述晶体管的尺寸增大时，在驱动电路中用作晶体管的栅电极的布线的面积由于布局的关系而增大。因此，容易产生所谓的天线效果，即在干蚀刻等的使用等离子体的制造工序中电荷积累在布线中的现象，并且因积累在布线中的上述电荷被释放而产生布线的静电损坏的概率增高。

特别是，有具有非晶硅或氧化物半导体的晶体管的导通电流与使用多晶硅或单晶硅的晶体管相比小的趋势。当使用具有非晶硅或氧化物半导体的晶体管时，在工艺上能够进行面板的大型化，但是为了满足驱动电路的电流供应能力，需要设计更大尺寸的晶体管。因此，布线的面积的增大所引起的布线的静电损坏的概率增高，所以容易降低成品率。

发明内容

根据上述技术背景，本发明的课题之一是提供一种能够防止静电损坏所引起的成品率的降低的半导体装置。

在本发明的一个方式中，为了防止因天线效果而电荷积累在导电膜中，将用作多个晶体管的栅电极的一个导电膜分割为多个。上述被分割的导电膜离开。而且，由与上述被分割的导电膜不同的导电膜使上述被分割的导电膜彼此电连接。上述多个晶体管包括驱动电路的输出一侧的晶体管。

或者，在本发明的一个方式中，将用来选择多个像素的信号供应到扫描线的扫描线驱动电路包括生成上述信号的移位寄存器，并且将在上述移位寄存器中用作多个晶体管的栅电极的一个导电膜分割为多个。上述被分割的导电膜离开。而且，由与上述被分割的导电膜不同的导电膜使上述被分割的导电膜彼此电连接。上述多个晶体管包括移位寄存器的输出一侧的晶体管。

与上述被分割的导电膜不同的导电膜也可以设置在与上述被分割的导电膜不同的层中。而且，形成在与上述被分割的导电膜不同的层中的导电膜也可以形成在与上述多个晶体管的源电极及漏电极相同的层中。

另外，在本发明的一个方式中，上述多个晶体管也可以在活性层中包括非晶硅或氧化物半导体。

在本发明的一个方式中，通过由形成在不同的层中的导电膜使用作栅电极的多个导电膜彼此电连接，与将一个导电膜用作多个栅电极的情况相比可以将用作栅电极的各导电膜的面积抑制为小。由此，即使因面板的大型化而位于驱动电路的输出一侧的晶体管的尺寸增大，也可以将用作上述晶体管的栅电极的导电膜的面积抑制为小，因此可以在通过蚀刻形成栅电极的工序等使用等离子体的制造工序中防止天线效果所引起的上述导电膜的静电损坏。

具体而言，根据本发明的一个方式的半导体装置包括对多个像素供应信号的驱动电路。上述驱动电路包括多个晶体管，并且在上述多个晶体管中，信号输出一侧的至少一个晶体管的栅电极和上述输出一侧的晶体管之外的至少一个晶体管的栅电极由与栅电极不同的导电膜电连接。

在根据本发明的一个方式的半导体装置中，通过采用上述结构可以防止静电损坏所引起的成品率的降低。

附图说明

图1是示出本发明的半导体装置的结构的图；

图2A至2C是晶体管的俯视图及截面图；

图3A至3C是晶体管的俯视图及截面图；

图4是示出本发明的半导体装置的结构的电路图；

图5是示出移位寄存器的结构的图；

图6是示出脉冲输出电路的工作的时序图；

图7是示意性地示出第j脉冲产生电路的图；