[发明专利]半导体栅极结构以及其形成方法

说明书

技术领域

本发明涉及半导体装置的结构以及形成该半导体装置的方法，特别是涉及一种半导体装置的栅极结构以及形成该半导体装置的该栅极结构的方法。

背景技术

浅沟槽隔离(Shallow Trench Isolation，“STI”)是使用在半导体装置中用于隔离邻近晶体管的技术，尤其是用在小范围的隔离区域，如次0.5微米(sub-0.5μm)等的隔离区域，浅沟槽通常是蚀刻在硅材料中，且一或者更多介电材料将沉积在此沟槽中，额外的处理步骤，例如化学机械平坦化，则可用于移除过剩的介电材料。

尤其多重遮罩、离子布植、退火、等离子体蚀刻、以及化学与物理气相沉积等步骤，皆可用于形成遮蔽式栅极半导体中的浅沟槽。

更具体地，在半导体晶圆上形成隔离区的工艺，包含以下多个步骤。在晶圆基板上成长大约3nm到8nm非常薄的氧化硅层，接着沉积大约100nm到250nm的氮化硅层作为氧化阻障层(oxide barrier)，并在其表面上形成经图案化的蚀刻阻抗层以定义将不拟形成浅沟槽的区，然后将浅沟槽蚀刻入基板中，蚀刻范围甚至继续穿过底蚀的氧化硅层而进入硅基板，所蚀刻的沟槽是经由侧壁与底部而定义。

然后横越沟槽的表面(侧壁与底部)而形成氧化衬垫(oxide linear),氧化衬垫并不实质地填充沟槽，反而氧化衬垫是用于形成连接的、连续的跨晶圆氧化硅层，此晶圆是经由形成在晶圆上的非常薄的氧化硅层以及横越沟槽表面而形成的氧化衬垫而定义。

选择性地，氧化衬垫可作为沟槽侧壁的离子布植的牺牲氧化物；选择性地，氮化物层可横越氧化衬垫而设置。

以沉积的方式将氧化物填充在未受到氧化衬垫占据的沟槽的残余开口空间，再以化学机械平坦化移除过剩沉积氧化物，最后，移除作为氧化阻障层的氮化硅遮罩。

STI的几何差异以及STI大小的变化会导致各种电荷大量堆积在隔离氧化物中，使得工作中的半导体栅极产生不如预期的反应。在STI的制作期间，很难以精确地控制平面性与沟槽填充，例如，沟槽氧化物可能会凹陷而低于栅极氧化层的主动区域，造成在沟槽的角隅区域处的尖峰电场变异。

在金属氧化物半导体中使用沟槽结构控制栅极到漏极间电容的现有习用技术是相当受到局限的技术，并将由于钝化层的不均匀厚度与遍及所填充沟槽的不均匀深宽比，以及其它工艺因素，导致具有变异表现的半导体。

因此在本领域仍然有对用于填充半导体沟槽的系统、工艺或者方法进行改进的须要。

发明内容

本发明的目的在于,提供一种新的半导体栅极结构以及其形成方法,所要解决的技术问题是使其具有实质减少的孔隙空间的填充沟槽，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成半导体栅极结构的方法，包含提供一沟槽，该沟槽是经由一介电结构与一堆叠结构而定义；在该介电结构与该堆叠结构上共形地形成一第一导电层；以及在该第一导电层的一顶部区域上形成一氧化层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的形成半导体栅极结构的方法，其中该氧化层是使用一等离子体氧化而形成。

前述的形成半导体栅极结构的方法，其中该等离子体氧化步骤可以在约0.1torr到约0.5torr的压力中操作。

前述的形成半导体栅极结构的方法，其中该氧化层可以从该第一导电层中移除，在某些实施例之中，该氧化层可以使用，例如一湿式清除工艺而移除。

前述的形成半导体栅极结构的方法，其中该氧化层可以由至少部分的该第一导电层形成。

前述的形成半导体栅极结构的方法，其中在该第一导电层上形成一第二导电层。

前述的形成半导体栅极结构的方法，其中该第一导电层在相邻于该介电结构的一区域处具有一第一厚度，以及在相邻于该堆叠结构的另一区域处具有一第二厚度，其中该第一厚度对该第二厚度的比值是从约50%到约95%。

前述的形成半导体栅极结构的方法，其中该堆叠结构还包含一第三导电层。

前述的形成半导体栅极结构的方法，其中该堆叠结构还包含一第一介电层，而该第三导电层以及设置在该第三导电层上的一第二介电层是设置于该第一介电层之上。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体栅极结构，包含一沟槽，其是经由一介电结构以及一堆叠结构定义；以及一导电填充结构，其是设置在该介电结构以及该堆叠结构上，其中该导电填充结构包含至少二个导电层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。