[发明专利]半导体器件设计方法、系统和计算机程序产品

权利要求书

1.一种通过至少一个处理器实施的半导体器件设计方法，所述方法包括：

使用第一工具提取半导体器件的布局的区域内部的电部件之间的至少一个第一寄生参数，所述半导体器件具有多个电部件；

使用不同于所述第一工具的第二工具提取所述布局的所述区域外部的电部件之间的至少一个第二寄生参数；以及

将提取的第一寄生参数和提取的第二寄生参数结合在所述布局中。

2.根据权利要求1所述的方法，进一步包括：

提取所述区域内部的至少一个电部件和所述区域外部的至少一个电部件之间的至少一个第三寄生参数；以及

将提取的第三寄生参数结合在所述布局中。

3.根据权利要求2所述的方法，其中，

使用所述第一工具提取所述第三寄生参数。

4.根据权利要求2所述的方法，其中，

在设置在所述布局的两个不同层中的电部件之间提取所述第一寄生参数、所述第二寄生参数和所述第三寄生参数中的至少一个。

5.根据权利要求1所述的方法，其中，

所述第一工具比所述第二工具更精确或者需要更大的计算资源。

6.根据权利要求1所述的方法，其中，

所述第一工具包括使用3维(3D)方法的第一电阻和电容(RC)提取工具，并且

所述第二工具包括使用不如所述3D方法精确的方法的第二RC提取工具。

7.根据权利要求6所述的方法，其中，

从由1维(1D)方法、2维(2D)方法以及2.5维(2.5D)方法所组成的组中选择所述第二RC提取工具的方法。

8.根据权利要求6所述的方法，其中，

通过3D方法提取所述区域内部的电部件之间的所有第一寄生参数，而没有将所述区域内部的电部件分成一个或者多个预定义图案。

9.一种半导体器件设计系统，包括至少一个处理器，所述至少一个处理器被配置成：

电阻-电容(RC)提取工具，用于：

提取半导体器件的布局中的多个区域的每个区域内部的电部件之间的第一寄生电容，和

提取所述区域外部的电部件之间的第二寄生电容；以及

网表生成工具，用于将提取的寄生电容结合在代表所述布局的网表中；

其中，所述RC提取工具被配置成使用比用于提取所述第二寄生电容更精确的方法提取至少一个区域内部的所述第一寄生电容。

10.一种计算机程序产品，包括其中含有指令的非暂时计算机可读介质，当通过计算机执行所述指令时，所述指令使所述计算机在接收到具有多个电部件的半导体器件的布局时进行以下处理：

使用第一工具提取所述布局的区域内部的电部件之间的至少一个第一寄生参数；

使用不同于所述第一工具的第二工具提取所述布局的所述区域外部的电部件之间的至少一个第二寄生参数；以及

将提取的第一寄生参数和提取的第二寄生参数结合在所述布局中。