[发明专利]高速记忆芯片模块和有高速记忆芯片模块的电子系统装置

说明书

技术领域

本发明是有关于一种高速记忆芯片模块和具有高速记忆芯片模块的电子系统装置，尤指一种耗电较少、具有较高的传输效率、具有电磁干扰的屏蔽效果、具有较佳的散热效果以及具有隔离外界噪声的功能的高速记忆芯片模块和具有高速记忆芯片模块的电子系统装置。

背景技术

一般说来，内存通常会基于特定工业标准(例如联合电子设备工程会议(Joint Electronic Device Engineering Council,JEDEC))而被设计成独立于逻辑单元的标准内存。亦即基于特定工业标准，内存是被设计成适用于各种不同逻辑单元的标准内存，而不是被设计成适用于特定逻辑单元。

在现有技术中，内存的半导体制程世代通常与逻辑单元的半导体制程世代不同，亦即整合较先进半导体制程世代的记忆芯片模块可能会遇到散热不易、较高功耗和噪声干扰，所以现有技术在记忆芯片模块上仍旧面临许多制造上的困难。

发明内容

本发明的一实施例提供一种高速记忆芯片模块。该高速记忆芯片模块包含一种型式的记忆单元数组组和一逻辑单元。该型式的记忆单元数组组包含多个记忆单元数组集成电路，每一记忆单元数组集成电路具有一输入/输出数据总线，以及至少一记忆单元数组，其中该至少一记忆单元数组是有关于一第一金属氧化物半导体晶体管(metal-oxide-semiconductor field-effect transistor)半导体制程，且该第一金属氧化物半导体晶体管半导体制程是有关于一第一金属氧化物半导体晶体管栅极长度；该逻辑单元是用以通过一第一传输总线存取该型式的记忆单元数组组，其中该第一传输总线是用以传送伴随该多个记忆单元数组集成电路的一第一组平行数据，且该第一传输总线的总线宽度是大于每一记忆单元数组集成电路的输入/输出数据总线的总线宽度，其中该逻辑单元是有关于一第二金属氧化物半导体晶体管半导体制程，该第二金属氧化物半导体晶体管半导体制程是有关于一第二金属氧化物半导体晶体管栅极长度，且该第一金属氧化物半导体晶体管栅极长度是大于该第二金属氧化物半导体晶体管栅极长度；该该逻辑单元另用以通过一第二传输总线转换该第一传输总线的该第一组平行数据成为一第二组平行资料。

本发明的另一实施例提供一种具有高速记忆芯片模块的电子系统装置。该电子系统装置包含一特殊应用集成电路处理器、一种型式的记忆单元数组组和一逻辑单元。该型式的记忆单元数组组包含多个记忆单元数组集成电路，且每一记忆单元数组集成电路具有一输入/输出数据总线；该逻辑单元是用以通过一第一传输总线存取该型式的记忆单元数组组，其中该第一传输总线是用以传送伴随该多个记忆单元数组集成电路的一第一组平行数据，且该第一传输总线的总线宽度是大于每一记忆单元数组集成电路的输入/输出数据总线的总线宽度，其中该逻辑单元另用以通过一第二传输总线转换该第一传输总线的该第一组平行数据成为一第二组平行数据，以及传送该第二组平行资料至该特殊应用集成电路处理器；当该特殊应用集成电路处理器是处于一操作状态时，该特殊应用集成电路处理器，执行有关于该第二组平行数据的一预定功能，其中该第一组平行数据的位宽度和该第二组平行数据的位宽度不同。

本发明提供一种高速记忆芯片模块和具有高速记忆芯片模块的电子系统装置。该高速记忆芯片模块和该电子系统装置具有下列优点：第一、因为通过一第一传输总线所传送的数据信号振幅与通过一第二传输总线所传送的数据信号振幅可随不同的内存标准或不同的半导体制程而改变，所以本发明在操作时不仅耗电较少，且具有较高的传输效率；第二、因为本发明可利用每一个记忆单元数组的第一密封环外的多个直接硅晶穿孔或一逻辑单元的第二窗封环外的多个直接硅晶穿孔形成一金属栅栏，所以本发明具有电磁干扰的屏蔽效果、具有较佳的散热能力以及具有隔离外界噪声的功能。因此，相较于现有技术，本发明耗电较少、具有较高的传输效率、具有电磁干扰的屏蔽效果、具有较佳的散热能力以及具有隔离外界噪声的功能。

附图说明

图1是为本发明的一实施例说明一种高速记忆芯片模块的示意图。

图2是为说明高速记忆芯片模块的横切面的示意图。

图3是为本发明的另一实施例说明高速记忆芯片模块的横切面的示意图。

图4是为本发明的另一实施例说明高速记忆芯片模块的横切面的示意图。

图5是为本发明的另一实施例说明高速记忆芯片模块的横切面的示意图。

图6是为本发明的另一实施例说明高速记忆芯片模块的横切面的示意图。