[发明专利]一种负压调压电路

说明书

技术领域

本发明涉及一种负电压的调压电路。

背景技术

在一些电路中，需要负电压。但是现在的电压调压电路一般针对正电压的调压。现有电路中一般采用晶闸管作为调压件，但是晶闸管的面积较大，发热较大，消耗的功率也较大，根本不适用于集成电路，一般是在芯片外接调压电路。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种负电压的调压电路。

本发明采用的技术方案是这样的：一种负压调压电路，该电路包括第一PNP晶体管、第二PNP晶体管、第三PNP晶体管、第四PNP晶体管、第一NPN晶体管、第二NPN晶体管、第三NPN晶体管、第一电阻和第二电阻。

所述第一PNP晶体管的源极连接至地，栅极连接至电压输入端，漏极连接至第三PNP晶体管的源极和第四PNP晶体管的源极；所述第二PNP晶体管的源极连接至地，栅极连接至电压输入端，漏极连接至第三NPN晶体管的漏极和电压输出端；所述第三PNP晶体管的栅极连接至负电压源，漏极连接至第一NPN晶体管的漏极和第三NPN晶体管的栅极；第一NPN晶体管的源极连接至负电压源，栅极连接至第四PNP晶体管的漏极和第二NPN晶体管的栅极和漏极；所述第二NPN晶体管的源极和第三NPN晶体管均连接至负电压源；所述第四PNP晶体管的栅极分别通过第一电阻和第二电阻连接至电压输出端和参考电压输出端。

在本发明上述的电路中，所述第一PNP晶体管、第二PNP晶体管、第三PNP晶体管和第四PNP晶体管采用参数相同的PNP晶体管。

在本发明上述的电路中，所述第一NPN晶体管、第二NPN晶体管和第三NPN晶体管采用参数相同的NPN晶体管。

在本发明上述的电路中，所述第一电阻和第二电阻采用参数相同的电阻。

综上所述，由于采用了上述技术方案，本发明的有益效果是：该电路可实现负电压的调压，并且体积较小、功耗小、速度高、适用于集成，电路结构简单。

附图说明

图1是本发明负压调压电路的电路原理图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，是本发明负压调压电路的电路原理框图。

一种负压调压电路，该电路包括第一PNP晶体管P1、第二PNP晶体管P2、第三PNP晶体管P3、第四PNP晶体管P4、第一NPN晶体管N1、第二NPN晶体管N2、第三NPN晶体管N3、第一电阻R1和第二电阻R2。

下面结合图1对本发明负压调压电路的上述各电子元件间的连接关系做进一步说明：所述第一PNP晶体管P1的源极连接至地，栅极连接至电压输入端Vin，漏极连接至第三PNP晶体管P3的源极和第四PNP晶体管P4的源极；所述第二PNP晶体管P2的源极连接至地，栅极连接至电压输入端Vin，漏极连接至第三NPN晶体管N3的漏极和电压输出端Vout；所述第三PNP晶体管P3的栅极连接至负电压源-VDD，漏极连接至第一NPN晶体管N1的漏极和第三NPN晶体管N3的栅极；第一NPN晶体管N1的源极连接至负电压源-VDD，栅极连接至第四PNP晶体管P4的漏极和第二NPN晶体管N2的栅极和漏极；所述第二NPN晶体管N2的源极和第三NPN晶体管N3均连接至负电压源-VDD；所述第四PNP晶体管P4的栅极分别通过第一电阻R1和第二电阻R2连接至电压输出端Vout和参考电压输出端Vref。

在本发明上述的电路中，所述第一PNP晶体管P1、第二PNP晶体管P2、第三PNP晶体管P3和第四PNP晶体管P4采用参数相同的PNP晶体管。

在本发明上述的电路中，所述第一NPN晶体管N1、第二NPN晶体管N2和第三NPN晶体管N3采用参数相同的NPN晶体管。

在本发明上述的电路中，所述第一电阻R1和第二电阻R2采用参数相同的电阻。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。