[发明专利]连续逼近缓存器模拟至数字转换器以及相关控制方法

权利要求书

1.一种控制一连续逼近缓存器模拟至数字转换器的方法，该方法包括：

接收一转换时钟，该转换时钟包括至少一第一边沿；以及

根据该转换时钟的其中一第一边沿，控制该连续逼近缓存器模拟至数字转换器的一第一采样阶段的一结束时间，以及控制该连续逼近缓存器模拟至数字转换器的一第二采样阶段的一开始时间。

2.如权利要求1所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，根据该转换时钟的第一边沿控制该第一采样阶段的该结束时间以及该第二采样阶段的该开始时间的步骤包括：

响应于该第一边沿，结束该第一采样阶段以及启动该连续逼近缓存器模拟至数字转换器的一第一比较阶段；以及

响应于该第一比较阶段的一最后的任务的完成，启动该第二采样阶段。

3.如权利要求2所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，该第一比较阶段的该最后的任务包括一最低有效位的产生。

4.如权利要求2所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，该第二采样阶段的该开始时间与该转换时钟的一第二边沿的出现时间不相关，以及该第二边沿在该转换时钟的第一边沿之后。

5.如权利要求4所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，该第一边沿是该转换时钟的一上升沿以及一下降沿中的一个，以及该第二边沿是该转换时钟的该上升沿以及该下降沿中的另一个。

6.如权利要求1所述的该控制一连续逼近缓存器模拟至数字转换器的方法，进一步包括：

响应于该采样时钟的另一第一边沿，启动该连续逼近缓存器模拟至数字转换器的一第二比较阶段；以及

当发生该第二比较阶段的一最后的任务的完成与该转换时钟的另一第二边沿的出现这两个情况时，响应于所述两个情况中在时域上较迟发生的一个，启动该连续逼近缓存器模拟至数字转换器的一第三采样阶段；其中，该另一第二边沿在另一第一边沿之后。

7.一种控制连续逼近缓存器模拟至数字转换器的方法，该方法包括：

启动该连续逼近缓存器模拟至数字转换器的一第一比较阶段；以及

响应于该第一比较阶段的一最后的任务的完成，启动该连续逼近缓存器模拟至数字转换器的一第一采样阶段。

8.如权利要求7所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，启动该第一比较阶段的步骤包括：响应于一转换时钟的一第一边沿，启动该第一比较阶段。

9.如权利要求8所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，该第一采样阶段的一开始时间与该转换时钟的一第二边沿的一出现时间不相关，该第二边沿是在该转换时钟的该第一边沿之后。

10.如权利要求9所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，该第一边沿是该转换时钟的一上升沿以及一下降沿中一者，以及该第二边沿是该转换时钟的该上升沿以及该下降沿中另一者。

11.如权利要求9所述的该控制一连续逼近缓存器模拟至数字转换器的方法，进一步包括：

响应于该转换时钟的另一第一边沿，启动该连续逼近缓存器模拟至数字转换器的一第二比较阶段；以及

当发生该第二比较阶段的一最后的任务的完成以及该转换时钟的另一第二边沿的出现这两个情况时，响应于所述两个情况中在时域上较迟发生一个情况，启动该连续逼近缓存器模拟至数字转换器的第二采样阶段，其中，另一第二边沿在该另一第一边沿之后。

12.如权利要求7所述的该控制一连续逼近缓存器模拟至数字转换器的方法，其特征在于，该第一比较阶段的该最后任务包括一最低有效位的产生。

13.一种控制一连续逼近缓存器模拟至数字转换器的方法，该方法包括：

响应于一转换时钟的一第一边沿，启动该连续逼近缓存器模拟至数字转换器的一比较阶段；以及

发生该比较阶段的一最后的任务的完成以及该转换时钟的一第二边沿的出现这两个情况时，响应于所述两个情况中在时域上较迟发生的一个情况，启动该连续逼近缓存器模拟至数字转换器的一采样阶段；

其中，该第二边沿是在该第一边沿之后。