[发明专利]三维叠层半导体结构及其制造方法

权利要求书

1.一种三维叠层半导体结构，包括：

交错叠层的多层氧化层和多层导电层；

至少一接触孔垂直于该多层氧化层和该多层导电层设置，且该接触孔延伸至该多层导电层其中之一；

一导电物材料，填充于该接触孔内并与对应的该导电层连接；和

一绝缘层，形成于该接触孔的两侧；

其中，该接触孔所对应的该导电层的导电性高于其他导电层。

2.根据权利要求1所述的三维叠层半导体结构，其中该多层导电层的边缘是金属硅化物(silicide)。

3.根据权利要求2所述的三维叠层半导体结构，其中该导电层的一中央部份(central part)与边缘的该金属硅化物之间以一未掺杂的多晶硅间隔开来。

4.根据权利要求1所述的三维叠层半导体结构，其中该绝缘层包括：

一主体部，垂直位于该接触孔的两侧，以使该导电物材料与部份的该多层氧化层和该多层导电层绝缘；和

一环状绝缘部，位于该主体部外侧并与该主体部连接，并位于该对应导电层之前的该多层导电层上。

5.根据权利要求1所述的三维叠层半导体结构，其中该绝缘层包括氮化物、沉积氧化物(deposition oxide)或热氧化物(thermal oxide)。

6.一种三维叠层半导体结构的制造方法，包括：

形成交错叠层的多层氧化层(oxide)和多层导电层(gate)；

形成至少一接触孔垂直于该多层氧化层和该多层导电层，且该接触孔延伸至该多层导电层其中之一；

形成一绝缘层于该接触孔的两侧；和

形成一导电物材料于该接触孔内并与对应的该导电层连接；

形成一金属硅化物于该接触孔所对应的该导电层的至少一部份，

其中，该接触孔所对应的该导电层的导电性高于其他导电层。

7.根据权利要求6所述的制造方法，其中形成交错叠层的该多层氧化层和该多层导电层之后，包括：

形成该金属硅化物于该多层导电层的边缘；

形成该接触孔于该多层氧化层和该多层导电层，该接触孔延伸至对应的该导电层；

对于该接触孔对应的该导电层之前的该多层导电层进行回拉(pull back)，使该多层导电层相对于该多层氧化层具有多个凹形空间(recesses)；

沉积一绝缘材料于该多层氧化层和该多层导电层形成的一叠层体上，并于该接触孔的两侧形成该绝缘层，且该绝缘材料亦填入该多个凹形空间以形成一环状绝缘部；和

移除该叠层体的一表面上的该绝缘材料。

8.根据权利要求7所述的制造方法，于形成该绝缘层后，更包括：

移除该接触孔对应的该导电层的至少一部份，以形成一空腔(cavity)。

9.根据权利要求8所述的制造方法，其中完全移除该导电层的该金属硅化物以外的部份。

10.根据权利要求6所述的制造方法，其中形成交错叠层的该多层氧化层和该多层导电层之后，包括：

形成该接触孔于该多层氧化层和该多层导电层，该接触孔延伸至对应的该导电层；

对于该接触孔对应的该导电层之前的该多层导电层进行回拉(pull back)，使该多层导电层相对于该多层氧化层具有多个凹形空间(recesses)；

形成一绝缘材料于该多层氧化层和该多层导电层形成的一叠层体上，并于该接触孔的两侧形成该绝缘层，且该绝缘层亦填入该多个凹形空间以形成一环状绝缘部；

移除该叠层体的一表面上的该绝缘材料；和

全面地形成该金属硅化物于对应的该导电层处。