[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种利用逆向侧墙转移技术(Inverse Spacer Transform Technology)的晶体管制造方法。

背景技术

半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。为了延续摩尔定律，要求器件的特征尺寸不断的减小，但是常规193nm光刻已经基本达到极限，EUV、电子束等其他技术距离商业应用还有较长的时间。

侧墙转移技术(Spacer patterning technology，SPT)作为一种成本低、易应用的光刻技术，被认为在下一代特征尺寸将能够得到采用。具体参见附图1-4，首先在材料层20和21之上形成虚设栅极22，参见附图1，虚设栅极22的结构和材料可以与栅极相同，但并不实现栅极的功能，虚设栅极22的宽度例如是光刻的特征尺寸；接着，全面沉积一侧墙材料层，并进行回刻蚀，这样，在虚设栅极22两侧就形成了侧墙23，参见附图2，其中，由于工艺原因，侧墙23的外侧面是具有弧形线条，而通过对侧墙材料层厚度和刻蚀工艺的控制，可使得侧墙23的底部宽度小于特征尺寸。然后，去除虚设栅极22，参见附图3，这样，仅剩余侧墙23位于衬底上，而侧墙23可以作为掩模，对其下面的材料层21进行刻蚀，参见附图4，这样就可以获得小于特征尺寸的线条，这就是侧墙转移技术。但是，侧墙转移技术属于大部分移除而小部分保留的刻蚀技术，即图4中材料层21中大部分材料被移除而小部分材料被保留，这主要应用于小尺寸线条的形成，而无法通过简单的工艺过程获得小尺寸的沟槽，从而限制了该技术的应用范围。

因此，需要提供一种新的晶体管制造方法，扩展侧墙转移技术的应用范围，能够通过简单的工艺过程获得小尺寸的沟槽。

发明内容

本发明提供一种利用CMP和类似于后栅工艺的技术改善侧墙转移技术的晶体管制造方法，其避免了现有侧墙转移技术中的缺陷，并能够方便地形成小尺寸的沟槽。

根据本发明的一个方面，本发明提供一种半导体器件制造方法，包括如下步骤：

提供半导体衬底，在该半导体衬底上形成虚设栅极，所述虚设栅极包括从下至上依次形成的阻挡层和牺牲层；

全面性沉积侧墙材料层；

各向异性地回刻蚀所述侧墙材料层，仅保留位于所述虚设栅极侧面上的所述侧墙材料层，从而形成侧墙；

全面性沉积中间介质层，所述中间介质层完全覆盖所述虚设栅极和所述侧墙；

进行CMP工艺，以所述阻挡层的上表面为CMP工艺的终止点，去除所述阻挡层的上表面之上的所述中间介质层、所述牺牲层和所述侧墙，剩余的所述侧墙形成侧墙掩模；

去除所述侧墙掩模，在所述半导体衬底上仅留存剩余的所述中间介质层和所述阻挡层，从而使所述侧墙掩模被去除之前所在的区域形成沟槽。

根据本发明的一个方面，在形成所述沟槽之后，以剩余的所述中间介质层和所述阻挡层为掩模，对所述半导体衬底进行刻蚀，形成所需要的结构。

根据本发明的一个方面，所述阻挡层的材料为SiO₂，所述牺牲层的材料为多晶硅或非晶硅或光刻胶；所述侧墙的材料为Si₃N₄。

根据本发明的一个方面，所述侧墙的宽度小于特征尺寸。

根据本发明的一个方面，所述CMP工艺包括两个阶段：第一阶段，对所述中间介质层进行CMP处理，至所述牺牲层的上表面为止；第二阶段，对所述牺牲层和所述侧墙的上部分进行CMP处理，至所述阻挡层的上表面为止。

根据本发明的一个方面，所述沟槽的尺寸小于特征尺寸。

本发明的优点在于：为了方便地形成亚F尺寸的沟槽，本发明在形成侧墙掩模的工艺中，形成了阻挡层和牺牲层，通过采用CMP工艺，将侧墙上部左右两侧差异较大的部分磨掉，留下侧墙底部近似矩形的部分，并且，与现有侧墙掩模技术不同，本发明去除侧墙，以侧墙以外的部分为掩膜进行随后的刻蚀工艺，这样不仅可以尽可能的降低因侧墙形貌不对称而对后续刻蚀造成的不良后果，并且可以方便地形成亚F尺寸的沟槽，拓展了侧墙掩模技术的应用范围。

附图说明

图1-4现有技术中的侧墙转移技术；

图5-10本发明制造方法的流程示意图。

具体实施方式