[发明专利]半导体器件及其制造方法有效
申请号: | 201210393780.1 | 申请日: | 2012-10-16 |
公开(公告)号: | CN103730498B | 公开(公告)日: | 2017-12-12 |
发明(设计)人: | 梁擎擎;秦长亮;钟汇才;尹海洲;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/08;H01L21/336 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件制造方法,包括:
在衬底中形成沟槽;
在沟槽侧面形成第一偏移侧墙;
在第一偏移侧墙的侧面依次形成假栅极以及第二偏移侧墙;
以第一偏移侧墙、假栅极、第二偏移侧墙为掩模,执行离子注入并且随后退火,在衬底中形成源区和在沟槽底部形成漏区,其中源区关于漏区对称分布,源区顶部高于漏区顶部;
去除假栅极,形成栅极沟槽,在栅极沟槽中填充形成栅极堆叠结构,其中栅极堆叠结构关于漏区对称分布。
2.如权利要求1的半导体器件制造方法,其中,衬底的表面具有源漏注入区,源漏注入区的导电类型与衬底的导电类型不同。
3.如权利要求1的半导体器件制造方法,其中,第一偏移侧墙与第二偏移侧墙材质相同,并且与假栅极材质不同。
4.如权利要求3的半导体器件制造方法,其中,第一偏移侧墙和/或第二偏移侧墙材质选自氧化硅、氮化硅、氮氧化硅、高k材料及其组合,假栅极材质选自多晶硅、非晶硅、微晶硅、非晶碳、氮化硅、氧化硅、氮氧化硅及其组合。
5.如权利要求1的半导体器件制造方法,其中,形成漏区之后进一步包括:在沟槽中形成绝缘介质层;刻蚀绝缘介质层形成漏区沟槽,直至暴露漏区;在漏区沟槽中外延形成提升漏区,或者沉积填充金属,使得提升漏区或者金属与假栅极顶部齐平。
6.如权利要求5的半导体器件制造方法,其中,形成提升漏区或者填充金属之后进一步包括:平坦化或者刻蚀使得源区和/或提升漏区的顶部低于假栅极顶部。
7.如权利要求1的半导体器件制造方法,其中,形成栅极堆叠结构之后进一步包括:在源区和漏区上形成金属层;退火使得金属层与源区和漏区反应形成金属硅化物,位于源区和漏区上;去除未反应金属层。
8.如权利要求7的半导体器件制造方法,其中,形成金属硅化物之后进一步包括:形成层间介质层;刻蚀层间介质层形成源漏接触孔,直至暴露源区和漏区上的金属硅化物;在源漏接触孔中沉积金属/金属氮化物,形成源漏接触塞。
9.如权利要求1的半导体器件制造方法,其中,第一偏移侧墙、第二偏移侧墙、假栅极、栅极堆叠结构为分离的,或者各自分别连接为环状。
10.一种半导体器件,采用如权利要求1~9方法制备,包括衬底、衬底中的源区和漏区、源区与漏区之间的衬底上的栅极堆叠结构、位于栅极堆叠结构周围的偏移侧墙,其特征在于:源区以及栅极堆叠结构关于漏区对称分布,源区顶部高于漏区顶部。
11.如权利要求10的半导体器件,其中,源区顶部与栅极堆叠结构顶部齐平并且漏区的顶部低于栅极堆叠结构的顶部。
12.如权利要求10的半导体器件,其中,源区与漏区上还包括金属硅化物,以及与金属硅化物接触并电连接的源漏接触塞。
13.如权利要求10的半导体器件,其中,偏移侧墙的材质选自氧化硅、氮化硅、氮氧化硅、高k材料及其组合。
14.如权利要求10的半导体器件,其中,漏区上还包括提升漏区。
15.如权利要求10的半导体器件,其中,偏移侧墙和/或栅极堆叠结构为分离的,或者连接为环状。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210393780.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:治疗膀胱炎的制剂及其制备方法
- 下一篇:一种改善睡眠的药物及其制备方法
- 同类专利
- 专利分类