[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，更具体地，涉及一种后栅工艺制造的具有对称结构的新型MOSFET及其制造方法。

背景技术

随着器件尺寸持续缩减，MOSFET中栅极绝缘层日益减薄，其绝缘隔离效果趋向退化。此外，传统的掺杂多晶硅栅极无法有效精确控制栅极功函数来调整阈值电压。为此，现有技术中采用了高k材料作为栅极绝缘层并且采用金属材料作为栅极、以及金属氮化物来调节功函数。

这种高k-金属栅(HK-MG)的栅极堆叠结构的一种制造方法是所谓后栅工艺，也即先在衬底上沉积并刻蚀形成多晶硅等材质的假栅极，然后沉积低k介质的层间介质层(ILD)覆盖整个器件，刻蚀ILD形成栅极沟槽，在栅极沟槽中再依次沉积高k材料的栅极绝缘层以及金属的栅极导电层。

然而，由于器件特征尺寸已降至45nm乃至22nm以下，受限于光刻精度，沉积/刻蚀假栅极以及刻蚀栅极沟槽的加工精度无法有效提高，除了难以形成小尺寸假栅极线条之外，还存在线条失真、歪曲等问题，使得最终形成的金属栅极线条可能弯曲甚至断裂，由此使得器件可靠性严重下降。

发明内容

有鉴于此，本发明的目的在于克服上述难题，突破光刻精度对于栅极图案化的限制，形成精确的、严格对称的MOSFET器件结构，提高器件的可靠性。

实现本发明的上述目的，是通过提供一种半导体器件，包括衬底、衬底中的源区和漏区、源区与漏区之间的衬底上的栅极堆叠结构、位于栅极堆叠结构周围的偏移侧墙，其特征在于：源区以及栅极堆叠结构关于漏区对称分布。

其中，源区和/或漏区的顶部与栅极堆叠结构的顶部齐平，或者源区和/或漏区的顶部低于栅极堆叠结构的顶部。

其中，源区与漏区上还包括金属硅化物，以及与金属硅化物接触并电连接的源漏接触塞。

其中，偏移侧墙的材质选自氧化硅、氮化硅、氮氧化硅、高k材料及其组合。

其中，漏区上还包括提升漏区。

其中，偏移侧墙和/或栅极堆叠结构为分离的，或者连接为环状。

本发明还提供了一种半导体器件制造方法，包括：在衬底中形成沟槽；在沟槽侧面形成第一偏移侧墙；在第一偏移侧墙的侧面依次形成假栅极以及第二偏移侧墙；以第一偏移侧墙、假栅极、第二偏移侧墙为掩模，执行离子注入并且随后退火，形成源区和漏区，其中源区关于漏区对称分布；去除假栅极，形成栅极沟槽，在栅极沟槽中填充形成栅极堆叠结构，其中栅极堆叠结构关于漏区对称分布。

其中，衬底的表面具有源漏注入区，源漏注入区的导电类型与衬底的导电类型不同。

其中，第一偏移侧墙与第二偏移侧墙材质相同，并且与假栅极材质不同。

其中，第一偏移侧墙和/或第二偏移侧墙材质选自氧化硅、氮化硅、氮氧化硅、高k材料及其组合，假栅极材质选自多晶硅、非晶硅、微晶硅、非晶碳、氮化硅、氧化硅、氮氧化硅及其组合。

其中，形成漏区之后进一步包括：在沟槽中形成绝缘介质层；刻蚀绝缘介质层形成漏区沟槽，直至暴露漏区；在漏区沟槽中外延形成提升漏区，或者沉积填充金属，使得提升漏区或者金属与假栅极顶部齐平。

其中，形成提升源漏或者填充金属之后进一步包括：平坦化或者刻蚀使得源区和/或漏区的顶部低于假栅极顶部。

其中，形成栅极堆叠结构之后进一步包括：在源区和漏区上形成金属层；退火使得金属层与源区和漏区反应形成金属硅化物，位于源区和漏区上；去除未反应金属层。

其中，形成金属硅化物之后进一步包括：形成层间介质层；刻蚀层间介质层形成源漏接触孔，直至暴露源区和漏区上的金属硅化物；在源漏接触孔中沉积金属/金属氮化物，形成源漏接触塞。

其中，第一偏移侧墙、第二偏移侧墙、假栅极、栅极堆叠结构为分离的，或者各自分别连接为环状。

依照本发明的半导体器件制造方法，利用偏移侧墙和栅极侧墙的双重侧墙结构形成精细的假栅极线条，并利用源极-漏极-源极的对称结构提高了器件加工的精度，整体上提高了器件可靠性，改进了性能。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图12为根据本发明一个实施例的半导体器件制造方法各个步骤的剖视图；

图13至图16为根据本发明另一实施例的半导体器件制造方法的各步骤的剖视图。

具体实施方式